AR# 64404

面向 PCI Express 的 UltraScale FPGA Gen3 集成模块的设计咨询(Vivado 2015.1,2014.4.1)— 在器件配置后链路训练由于 PHYSTATUS 未响应 PHY 工作而失败

描述

发现的版本:v4.0、v3.1(Rev2)

已修复版本以及其它已知问题: 查看 (Xilinx 57945)


UltraScale FPGA Gen3 集成模块的设计支持 Vivado 2015.1 中的 PCI Express v4.0 内核以及 2014.4.1 中的 v3.1(Rev2) 内核,其未能训练或者有些时候间歇性地下行至 Gen1 速度。

发生这一问题是由于在器件配置之后 PHYSTATUS 未响应 PHY 工作。

该行为可在器件配置之后第一个 PCIe 复位之后观测到。

因此,该问题只会在启动时在执行单次复位任务的平台上看到,在启动时在至少执行两次 PCIe 复位任务的平台上看不到该问题。

只会在 2015.1 中的 Kintex UltraScale 生产器件和 Virtex UltraScale ES2 器件以及 2014.4.1 中的 Kintex UltraScale 生产器件和 Virtex UltraScale VU95 ES2 器件中出现该问题,在 2014.4 中不会出现该问题。


解决方案

这是一个已知问题,已经在 Vivado 2015.2 中得到修复。

请按照以下说明安装本答复记录随附的补丁。

  • 该补丁适用于 Vivado 2015.1
  • 将随附的 zip 文件解压缩到您选择的目录。
  • 打开 Vivado 2015.1 并创建一个新项目。
  • 打开 IP 目录。右键单击您正在使用的内核,然后选择“IP 设置”。
  • 单击“添加存储库”并将其指向您解压缩补丁的位置。
  • 单击“确定”,您现在已可以生成内核了。
  • 如果您先前已经生成了内核,则可以在您的内核上选择“升级 IP”。
  • 或者您也可以使用 MYVIVADO 环境变量并将其指向补丁的位置。

在安装补丁后,内核的版本应显示为 v4.0 (Rev. 1)。

修订历史:
07/03/2015 - 初始版本

附件

文件名 文件大小 File Type
AR64404_Vivado_2015_1_preliminary_rev1.zip 802 KB ZIP

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
57945 UltraScale FPGA Gen3 Integrated Block for PCI Express - Release Notes and Known Issues N/A N/A
AR# 64404
日期 07/03/2015
状态 Active
Type 设计咨询
IP