UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 64829

面向 PCI Express Gen3 的 AXI 桥接器(Vivado 2015.2) - AXI 主/从设备未完成的读/写交易限制

描述

发现问题的版本: v1.1 (Rev1)

已解决的版本和其他已知问题:请参阅(Xilinx 答复 61898)

在 Vivado 2015.2 中,面向 PCI Express Gen3 的 AXI 桥接器核心配置 GUI 具有“AXI 主/从设备未完成的读/写交易”选项,该选项是灰色的,固定值是“8”。

解决方案

不支持“8”以外的值。

用于 PCIe IP 的 DMA/桥接器子系统(对于 UltraScale + 设备而言,请参阅(PG195))允许将最大未完成的交易设置为高于 8 的值(最大 32)。


Note: "Version Found"指的是问题首次被发现的版本

该问题可能也出现于较早版本,但未对较早版本进行特定测试。 


修订历史::

06/24/2015 - 初始版本

AR# 64829
日期 08/18/2017
状态 Active
Type 已知问题
IP
的页面