AR# 64946

UltraScale RLDRAM3 — RESET# 上所需的 PCB 下拉

描述

发现问题的版本:RLDRAM3 v7.1

解决问题的版本: 查看 (Xilinx Answer 69037)

本答复记录涵盖 UltraScale RLDRAM3 IP,旨在提醒用户在 RESET# 上获得下拉需要达到哪些要求。

目前,(UG583) UltraScale 架构 PCB 设计中提供的开发板指南未包括有关 RLDRAM3 RESET# 的建议。

解决方案

RLDRAM3 规范要求在加电过程中将 RESET# 拉低。

Xilinx 还没有发现故障,但建议使用推荐的 4.7 千欧电阻将下拉添加至接地,以充分满足初始化要求。

对于使用现有开发板的客户,如果这些开发板已经通过其自己的认证测试,可能就不需要下拉了。

该下拉信息将添加在下一个版本的文件中 (UG583)。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
69037 UltraScale/UltraScale+ RLDRAM3 - Release Notes and Known Issues N/A N/A
AR# 64946
日期 12/19/2017
状态 Active
Type 已知问题
器件
Tools
IP