UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 65837

LogiCORE IP DisplayPort v6.1 宿端 — 什么是将 UltraScale 器件作为目标时出现的 lnk_fwdclk_p/n 时钟信号,以及它们该怎样使用?

描述

什么是将 UltraScale 器件作为目标时出现的 lnk_fwdclk_p/n 时钟信号,以及它们该怎样使用?

解决方案

将 UltraScale 器件作为目标时,lnk_fwdclk_p 和 lnk_fwdclk_n 时钟信号适用于 DisplayPort 内核。 

它们不仅能够与 DP159 重定时器配合使用,还可提供 DP159 的转发参考时钟输入。

在将 UltraScale 作为目标时,DisplayPort 宿端需要两个参考时钟。

  • 对于 1.62Ghz 而言, 一个固定的参考固定了 270MHz 的参考时钟。
  • 对于所有其它速率而言,DisplayPort 宿端可使用 DP159 的转发时钟。


注意:DisplayPort 宿端需要使用 DP159。 

这是因为 DisplayPort 宿端及驱动程序旨在使用通过 DP159 重定时器转发的参考时钟。

AR# 65837
日期 11/10/2015
状态 Archive
Type 综合文章
器件
  • Kintex UltraScale
  • Virtex UltraScale
Tools
  • Vivado Design Suite - 2015.3
IP
  • DisplayPort
的页面