UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 66852

VIVADO 2015.4(或)更早版本 — Aurora 64B66B — RXCDRLOCK 的去断言导致上升通道故障

描述

按照 GT 用户指南,RXCDRLOCK 是一个预留的端口。

Aurora 64B66B 未能通过某些通道实现稳定的 Channel_up,因为该内核正在初始化 GT 的RXCDRLOCK 输出为低而导致的复位。但 GT 的 RXDATA 输出没有错误。

本答复记录提供的一个更新可在内核重新初始化过程中消除对 RXCDRLOCK 信号的依赖。

解决方案

请在 aurora_64b66b_0_multi_wrapper.v 文件中让以下代码 更新:

从以下内容改变:

   assign gtwiz_userclk_rx_reset_in = ~(&rxpmaresetdone_int)  ||
                                      ~(gtwiz_reset_rx_cdr_stable_out);


改变为以下内容:

assign gtwiz_userclk_rx_reset_in = ~(&rxpmaresetdone_int) ;


修订历史:

03/22/2016——初始版本

AR# 66852
日期 03/29/2016
状态 Active
Type 综合文章
器件
  • Kintex UltraScale
  • Virtex UltraScale
Tools
  • Vivado Design Suite - 2015.4.2
  • Vivado Design Suite - 2015.4.1
  • Vivado Design Suite - 2015.4
IP
  • Aurora 64B/66B
的页面