AR# 66988

UltraScale Architecture PHY for PCI Express - 发布说明与已知问题

描述

本答复记录包含 UltraScale Architecture PHY for PCI Express 内核的版本说明及已知问题,以及以下内容:

  • 通用信息
  • 已知和已解决的问题
  • 修订历史

本文是 PCI Express 解决方案中心的一部分

(Xilinx Answer 34536)面向 PCI Express 的 Xilinx 解决方案中心

解决方案

支持的器件可在以下位置找到:

  • 打开 Vivado 工具 ->IP Catalog,右键点击 IP 并选择兼容的产品系列.
  • 如欲查看新特性列表和所有版本添加的器件支持,请参见 Vivado 设计工具中提供该核的 Change Log 文件。

版本表

此表将内核版本关联至首个包含该表的 Vivado 设计工具发布版本。

核版本Vivado 工具版本
v1.0 (Rev10)2018.3
v1.0 (Rev9)2018.2
v1.0 (Rev8)2018.1
v1.0 (Rev7)2017.4
v1.0 (Rev6)2017.3
v1.0 (Rev5)2017.2
v1.0 (Rev4)2017.1
v1.0 (Rev3)2016.4
v1.0 (Rev2)2016.3
v1.0 (Rev1)2016.2
v1.02016.1


战术补丁

下表是一系列战术补丁,适用于在相应 Vivado 工具版本上适用的 UltraScale+ PCI Express 集成块内核。

答复记录内核版本(安装补丁后)工具版本
(Xilinx Answer 71191)v1.0 (Rev. 71191)2018.1

已知和已解决的问题

下表提供  UltraScale Architecture PHY for PCI Express 核的已知问题,起于 Vivado 2016.1 中首先推出的 v1.0。

注:“发现问题的版本”栏列出了首次发现问题的版本。

该问题可能也出现于较早版本,但未对较早版本进行特定测试。

答复记录标题发现问题的版本已解决问题的版本
(Xilinx Answer 71191)在 125MHz 和 250MHz 速度下,Link 不通过 Refclk 进行 Gen1 设计
v1.0 (Rev8)
v1.0 (Rev8)

其它信息:

  • NA

Xilinx 论坛:

请通过 PCI Express 开发板寻求技术支持。Xilinx 论坛为技术支持提供丰富资源。

整个 Xilinx 社区都可在这里供帮助,您可提出问题并与 Xilinx 专家合作,以获得您需要的解决方案。

修订历史:

04/13/2016初始版本
08/06/20162016.2 版本更新
2016/10/052016.3 版本更新
01/24/20172016.4 版本更新
04/05/20172017.1 版本更新
06/12/2018新增 (Xilinx Answer 71191)
AR# 66988
日期 02/11/2019
状态 Active
Type 版本说明
IP