AR# 69038

描述

This answer record contains the Release Notes and Known Issues for the QDRII+ UltraScale and UltraScale+ cores and includes the following:

• 通用信息
• 已知和已解决的问题
• 修订历史

This Release Notes and Known Issues Answer Record is for the programmable logic QDRII+ IP core supported in UltraScale and UltraScale+ based devices.

QDRII+ IP Page:

Xilinx 论坛：

Xilinx 论坛为技术支持提供丰富资源。

整个 Xilinx 社区都可在这里提供帮助，您可提出问题并与 Xilinx 专家合作，以获得您需要的解决方案。

解决方案

支持的器件可在以下位置找到:

• QDRII+ IP Page
• 通过 Vivado
• Open Vivado, go to the IP Catalog, right click on the QDRII+ IP, and then select Compatible Families

如欲查看新特性列表和所有版本添加的器件支持，请参见 Vivado 工具中提供该核的 Change Log 文件。

表 1 将内核版本关联至首个包含该表的 Vivado 设计工具发布版本。

表 1: 版本

如欲查看 UltraScale 系列 FPGA 的支持内存接口和工作频率列表，请访问存储器解决方案页面的外部存储器接口部分。

For a complete list of supported QDRII+ memory devices refer to the memory_device_support_qdrIIplus.xlsx attachment found at the bottom of this Answer Record.

已知和已解决的问题

Table 2 provides the known and resolved issues for the UltraScale family QDRII+ IP.

注：“发现问题的版本”栏列出了首次发现问题的版本。该问题可能也出现于较早版本，但未对较早版本进行特定测试。

表 2：已知问题和已解决问题

修订历史：:

附件

链接问答记录

主要问答记录

子答复记录