This answer record contains the Release Notes and Known Issues for the QDRII+ UltraScale and UltraScale+ cores and includes the following:
This Release Notes and Known Issues Answer Record is for the programmable logic QDRII+ IP core supported in UltraScale and UltraScale+ based devices.
QDRII+ IP Page:
Xilinx 论坛:
整个 Xilinx 社区都可在这里提供帮助,您可提出问题并与 Xilinx 专家合作,以获得您需要的解决方案。
支持的器件可在以下位置找到:
如欲查看新特性列表和所有版本添加的器件支持,请参见 Vivado 工具中提供该核的 Change Log 文件。
表 1 将内核版本关联至首个包含该表的 Vivado 设计工具发布版本。
表 1: 版本
Vivado 工具版本 | |
2020.1 | |
2019.2 | |
2019.1 | |
2018.3 | |
2018.2 | |
2018.1 | |
2017.4 | |
2017.3 | |
2017.2 | |
2017.1 | |
2016.4 | |
2016.3 | |
2016.2 | |
2016.1 | |
2015.4 | |
v1.0 | 2015.3 |
2015.2 | |
v7.0 | 2015.1 |
v6.1 | 2014.4 |
v6.0 | 2014.3 |
2014.2 | |
2014.1 |
如欲查看 UltraScale 系列 FPGA 的支持内存接口和工作频率列表,请访问存储器解决方案页面的外部存储器接口部分。
For a complete list of supported QDRII+ memory devices refer to the memory_device_support_qdrIIplus.xlsx attachment found at the bottom of this Answer Record.
已知和已解决的问题
Table 2 provides the known and resolved issues for the UltraScale family QDRII+ IP.
注:“发现问题的版本”栏列出了首次发现问题的版本。该问题可能也出现于较早版本,但未对较早版本进行特定测试。
表 2:已知问题和已解决问题
修订历史::
Created Separate Answer Record for QDRII+ | |
Updated formatting | |
2017.4 更新 | |
2018.1 更新 | |
2018.3 更新 | |
05/02/2019 | 2019.1 更新 |
2019.2 更新 | |
2020.1 更新 |
文件名 | 文件大小 | File Type |
---|---|---|
memory_device_support_qdriiplus.xlsx | 19 KB | XLSX |
Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
---|---|---|---|
58435 | MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions | N/A | N/A |
71400 | UltraScale/UltraScale+ QDRII+ IP - Byte 3 of a 36-bit QDRII+ Interface Not Showing Calibration Margins in the Hardware Manager | N/A | N/A |