AR# 69291

UltraScale+ MPSoC 存储器 IP — SFVA625 封装不支持 PL 存储器接口

描述

发现问题的版本:DDR4 v2.2、DDR3 v1.4、RLDRAM3 v1.4、QDRII+ v1.4、QDRIV v2.0、LPDDR3 v1.0

已解决问题的版本: 查看 (Xilinx 答复 58435)

在 Vivado 2017.1 中,PL 存储器接口可针对 SFVA625 封装进行定制。

(DS925) 表 1-74,注释 1 说明:SFVA625/SBVA484 封装不支持 PL 存储器接口。

这是一个漏洞吗?

解决方案

从 Vivado 2017.2 开始,SFVA625 封装中不支持 PL 存储器接口。

在此前版本的 Vivado 中错误地添加了该支持。

针对 Vivado 2017.2 升级 IP 时,您会在 IP 状态中看到以下信息:



如果点击推荐“升级 IP 中支持的部件”,就会出现以下消息:



 


在 Vivado 2017.2 中定制新的 PL 存储器接口时,您会在 IP 目录中看到以下信息:


 

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
58435 MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
69040 UltraScale/UltraScale+ LPDDR3 IP - 发布说明与已知问题 N/A N/A
AR# 69291
日期 01/11/2018
状态 Active
Type 已知问题
器件
Tools
IP