AR# 69308

UltraScale FPGA Gen3 Integrated Block for PCI Express (Vivado 2017.1) — GT DRP 仲裁器模块

描述

发现问题的版本: 4.3

解决问题的版本和其它已知问题(Xilinx 答复 57945)

随该答复记录提供的战术补丁可添加 GT DRP 仲裁器模块,在 In System IBERT、Falling Edge Receiver Detect 模块、EyeScan 复位以及 DFE/LPM Gen3 RX 均衡模块等多个模块间共享 DRP 接口。


本文是 PCI Express 解决方案中心的一部分

(Xilinx 答复 34536) 面向 PCI Express 的 Xilinx 解决方案中心

解决方案

这是已知问题,并将在该内核的未来版本中得到修复。

要修复 Vivado 2017.1 中的该问题,请安装随该答复记录提供的补丁,其在所附带补丁的‘patch_readme’目录下。

Note: "Version Found"指的是问题首次被发现的版本

该问题可能也出现于较早版本,但未对较早版本进行特定测试。

修订历史::

07/25/2017——初始版本

附件

文件名 文件大小 File Type
AR69308_Vivado_2017_1_preliminary_rev2.zip 917 KB ZIP
AR# 69308
日期 07/25/2017
状态 Active
Type 已知问题
Tools
IP