AR# 69322

|

LogiCORE IP MIPI CSI-2 RX 子系统 — 为什么在将校正模式改成自动时,出现了 Vivado 实现错误?

描述

7 系列的 MIPI CSI-2 RX 子系统包含一个可以为无、固定或自动的校正模式设置。

校正模式为自动设置,主要用于 MIPI CSI-2 RX 子系统通过自动为 IDELAY 精细分辨率延迟抽头值查找最佳设置来执行时钟/数据歪斜调整。

将校正模式从“无”改为“自动”后,我的 FPGA 实现方案出现了故障。

该实现方案怎么会出现故障?

解决方案

MIPI CSI-2 RX 子系统不需要特定的 I/O 标准。主要面向 7 系列器件的用户应该遵守 XAPP894 推荐的 I/O 标准(例如用于高速引脚的 LVDS_25 以及用于 LP 引脚的 HSUL_12)。 


根据 7 系列数据手册,如果使用 DIFF_TERM=FALSE 设置,LVDS_25 和 HSUL_12 标准的输入引脚可沿着支持不同 Vcco 级别需求 I/O 标准的其它引脚布置在一个分组中。

在默认情况下,这些引脚具有 DIFF_TERM=FALSE 设置,因此您可以在 MIPI CSI-2 RX IP 输入的相同分组中布置支持不同 I/O 标准的引脚(例如,控制传感器 I2C 的 LVCMOS_18)。


然而,如果您将 MIPI CSI-2 RX 子系统校正模式改为自动,MIPI CSI-2 RX 子系统就会将输入高速时钟/数据引脚设置改为 DIFF_TERM=TRUE。

这就需要在支持 VCCO=2.5V 的分组中布置高速输入引脚。

设计系统时,您需要了解该 I/O 配置的这一改变。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
65242 MIPI CSI-2 Receiver Subsystem - Release Notes and Known Issues for the Vivado 2015.3 tool and later versions N/A N/A
AR# 69322
日期 06/15/2017
状态 Active
Type 综合文章
器件 More Less
Tools
IP
People Also Viewed