AR# 70720

Soft-Decision FEC (SDFEC) Integrated Block - Vivado 2018.1 及更新工具版本的发布说明和已知问题

描述

此答复记录包含 Soft-Decision FEC (SDFEC) Integrated Block 的发布说明和已知问题,包括以下内容:

  • 通用信息
  • 已知和已解决的问题
  • 修订历史:

本发行说明和已知问题答复记录适用于Vivado 2018.1和更新工具版本中生成的核。

软判决前向纠错(SD-FEC)集成模块页面

Xilinx 论坛: 

Xilinx 论坛为技术支持提供丰富资源。

整个 Xilinx 社区都可在这里提供帮助,您可提出问题并与 Xilinx 专家合作,以获得您需要的解决方案。

解决方案

概述

支持的器件可在以下位置找到:

版本表

此表将内核版本关联至首个包含该表的 Vivado 设计工具发布版本。

Vivado 版本Vivado IP 变更日志IP 补丁
2020.1
2019.2(Xilinx Answer 72923)
2019.1
2018.3(Xilinx Answer 71806)
2018.2(Xilinx Answer 71212)
2018.1(Xilinx Answer 70699)

已知和已解决的问题

答复记录标题Version 
Found
Version 
已解决
仅仿真示例设计在 Windows 操作系统上生成不正确的激源v1.1 Rev 1v1.1 Rev 3
Why do I get the error "MSG: Uncaught exception in model create" when building the C-model executable?v1.1 Rev 1v1.1 Rev 3
即使 LDPC 放置和频率违反要求,也不会对 -2LVI 器件系列进行设计规则检查 (DRC)v1.1 Rev 1v1.1 Rev 2
Incorrect behavior when configured with an Initialized parameter interface (S_AXI) v1.1v1.1 Rev 2
(PG256) - 运行时加载 GUI 选项卡信息已过期,不再适用于 Vivado 2018.2v1.1Rev1v1.1 Rev 2

修订历史:

新增 (Xilinx Answer 71415)
新增 (Xilinx Answer 71362)(Xilinx Answer 71060)
——初始版本

链接问答记录

子答复记录

AR# 70720
日期 06/04/2020
状态 Active
Type 发布说明
IP