AR# 71718

DMA / Bridge Subsystem for PCI Express 和 UltraScale+ PCI Express Integrated Block (Vivado 2018.2) - x4 Gen3 Root Port IP 在 XAZU5EV-SFVC784-1Q-q 器件中生成失败

描述

发现问题的版本:

  • DMA / Bridge Subsystem for PCI Express v4.1 (Rev. 1) - (Vivado 2018.2)
  • UltraScale+ PCI Express Integrated Block v1.3 (Rev. 3) - (Vivado 2018.2)

已解决问题的版本和其它已知问题: DMA Subsystem for PCI Express (Xilinx Answer 65443) / UltraScale+ PCI Express Integrated Block (Xilinx Answer 65751)

补丁中列出的问题可能已存在于之前的核版本中。

本答复记录提供的战术补丁包含以下修复和提升:

DMA / Bridge Subsystem for PCI Express v4.1 (Rev. 1) - (Vivado 2017.2) 和 UltraScale+ PCI Express Integrated Block v1.3 (Rev. 3) - (Vivado 2018.2)

  • 漏洞修复:允许使用 XAZU5EV-SFVC784-1Q-q 生成 x4 gen3 RP

本文是 PCI Express 解决方案中心的一部分

(Xilinx Answer 34536) 面向 PCI Express 的 Xilinx 解决方案中心

解决方案

此答复记录中列出的问题将在未来的核版本中修复。

有关安装该补丁的说明,请查看附件中补丁文件 ‘patch_readme’目录下的说明。

注:“发现问题的版本”列出了首次发现问题的版本。

此外,问题还存在于较早期的版本中,但是没有进行过特定的测试以验证较早期的版本。

附件

文件名 文件大小 File Type
AR71718_Vivado_2018_2_preliminary_rev2.zip 6 MB ZIP
AR# 71718
日期 02/28/2019
状态 Active
Type 已知问题
器件
Tools
IP