AR# 71961

描述

鉴于 Micron Technology, Inc. 发布使用寿命终结通知，ZCU102 评估板和 ZCU106 评估板上的 DDR4 SODIMM 器件业已变更。

Micron 现已发布 PCN_32423，其中包括 MTA8ATF51264HZ-2G6B1 (x8b DDR4) 器件，而 ZCU102 和 ZCU106 评估板上均包含该器件。

解决方案

Micron 发布的 PCN_32423 声明称，MTA8ATF51264HZ-2G6B1 的建议替代器件为 MTA4ATF51264HZ-2G6E1 x16b DDR4 器件。

ZCU102 和 ZCU106 评估板均已更新，现已随附并安装此推荐的 DDR4 SODIMM 替代器件。

受影响的评估板：

• 标记为 0432055-01 到 0432055-04 的 ZCU102 评估板均随附 SODIMM MTA8ATF51264HZ-2G6B1。
• 标记为从 0432055-05 起的 ZCU102 评估板均随附 SODIMM MTA4ATF51264HZ-2G6E1。
• 标记为 0432032-01 的 ZCU106 评估板均随附 SODIMM MTA8ATF51264HZ-2G6B1。
• 标记为从 0432032-02 起的 ZCU106 评估板均随附 SODIMM MTA4ATF51264HZ-2G6E1。

影响：

组件宽度变更意味着执行 FSBL 期间需采用不同存储器设置才能正常运行设计。

由于 x16 组件拓扑结构中 bank 位宽减少 1 位，可能导致性能下降。

解决方案：

从 Vivado 2018.3 起，使用 ZCU102/ZCU106 评估板时，FSBL 将通过自定义函数来查询 DIMM 上的 SPD PROM 以判定所使用的 DIMM。

随后，它将使用正确的 DDR 设置并使用单一镜像。这意味着必须使用从 SDK 2018.3 或更高版本生成的新 FSBL 来对使用更新的 DIMM 的所有应用进行重建。

Vivado 2018.3 用户还应应用（赛灵思答复记录 72113）中所述补丁。

从 Vivado 2019.1 起，IP integrator 中的 Zynq MPSoC PS 块包含 Tcl 参数 CONFIG.PSU_DYNAMIC_DDR_CONFIG_EN，用于启用动态 FSBL SPD prom 读取和配置。

在全新和升级后的 ZCU102/106 板上将设置此参数。在 psu_init.c 和 FSBL 中禁用此参数将导致返回静态 DDR 配置操作。

注：在 ZCU102 评估板上无法再使用 psu_init.tcl，因为它不包含动态 SPD 设置算法。

ZCU102 设计现在还应取消选中 SDK 的“Debug/Run Configurations”中的“Run psu_init”复选框，改为首先运行 FSBL 应用，然后再下载和调试目标可执行文件。

请参阅（赛灵思答复记录 72210），以了解详情。

调试前，将不会更新 SDK 以创建并下载 FSBL 工程。

变通方法：

• 为减少性能损失，请考虑将 Zynq UltraScale+ MPSoC 处理系统块上的 PSU__DDRC__DDR4_ADDR_MAPPING 参数设置为 1，以优化 bank 利用率。
• 对于低于 2018.3 版的 Vivado 版本，还可以更改 Zynq UltraScale+ MPSoC Processing System IP 设置，以采用指定 DIMM 设置。
  使用以下设置：

注：对于从较低版本的 Vivado 开发板文件 (2018.2) 更新的所有设计，用户可能需要手动更新其 Vivado 的“Project Settings”，以指向最新开发板版本。

注：对来自 Vivado 2018.3 或低于 2019.1 版本的设计进行更新时，需手动设置下列属性。

升级过程中，除非从头开始创建新的块，否则不会自动设置该属性。

set_property -dict [list CONFIG.PSU_DYNAMIC_DDR_CONFIG_EN {1}] [get_ips get_ips *zynq_us*]

链接问答记录

主要问答记录

相关答复记录