AR# 72057

面向 PCIe 的7 系列集成块 (Vivado 2018.3) — Gen2x4 示例设计无法采用 AC701 评估套件定时

描述

发现问题的版本: v3.3 (Rev10)

已解决问题的版本和其它已知问题: 查看 (Xilinx Answer 54643)

为 Gen2x4 配置的 7 系列集成块示例设计启用了串联 PCIe,但在 Vivado 2018.3 中,使用默认的综合及实现策略,无法满足时序要求。

无法定时的路径如下所示:





本文是 PCI Express 解决方案中心的一部分

(Xilinx Answer 34536) 面向 PCI Express 的 Xilinx 解决方案中心

解决方案

要解决该问题,您可以使用实现策略“Performance_ExplorePostRoutePhysOpt”来获得要通过的时序。

set_property strategy Performance_ExplorePostRoutePhysOpt [get_runs impl_1]

修订历史::

03/01/2019 - 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54643 7 Series Integrated Block for PCI Express - Release Notes and Known Issues for Vivado 2013.1 and newer tool versions N/A N/A
AR# 72057
日期 03/01/2019
状态 Active
Type 已知问题
Tools
IP
Boards & Kits