AR# 72471

UltraScale+ FPGA Gen3 Integrated Block for PCI Express (Vivado 2019.1) - 集成调试特性及使用指南

描述

本答复记录基于可下载的 PDF 针对 UltraScale FPGA Gen3 集成块提供一个集成调试功能和使用指南,以提高其可用性。

答复记录以 Web 方式提供,且内容会随新信息的出现而经常更新。

访问此答复记录,以获取最新的 PDF 版本。



本文是 PCI Express 解决方案中心的一部分

(Xilinx Answer 34536)面向 PCI Express 的 XIlinx 解决方案中心

解决方案

本答复记录附带的文档描述了 Vivado 2019.1 中 PCI Express 内核的 UltraScale+ FPGA Gen3 集成块中集成的易用性特性。

这些特性将在截图中详细介绍,以帮助用户更轻松理解其实现方案和用途。

本文档详细介绍了如何在 Vivado 2019.1 中使用以下集成型调试选项。


  • 启用 JTAG 调试器
  • 在系统 IBERT 中启用
  • 启用第 3 代模式的解压缩器

修订历史

06/25/2019 - 初始版本

附件

文件名 文件大小 File Type
Xilinx_Answer_72471_PCIe_EoU_Debug_2019_1_Ver1.pdf 3 MB PDF
AR# 72471
日期 06/25/2019
状态 Active
Type 综合文章
Tools
IP