AR# 72690

UltraScale+ FPGA Integrated Endpoint Block for PCI Express (Vivado 2019.1) — 收到 ATS 请求的完成时,PCIe 内核返回错误代码 05

描述

发现问题的版本: v1.3 Rev5 (Vivado 2019.1)

解决问题的版本和其他问题(Xilinx Answer 65751)

  

当一个端点收到 ATS 请求的完成时,PCIe 硬块可能会用错误代码“05”将 TLP 呈现给用户。

错误代码“05”在 (PG213) 中描述如下:

“起始地址错误。完成 TLP 报头中的低地址位与请求的下一个预期字节起始地址不匹配。
用户应用应丢弃描述符后面的所有数据。
此外,如果未设置描述符中的请求完成位,则用户应用应继续丢弃该标记的后续完成数据,直到接收到设置了请求完成位的完成描述符为止。

接收到一个设置了请求完成位的完成描述符时,用户应用可丢弃相应的请求。”


本文是 PCI Express 解决方案中心的一部分

(Xilinx Answer 34536) 面向 PCI Express 的 Xilinx 解决方案中心

解决方案

这是一个跨越 4KB 边界时的已知芯片问题。要解决该问题,对于 ATS 请求,请忽略 0x5 的错误代码。

修订历史:

10/11/2019 - 初始版本

AR# 72690
日期 10/11/2019
状态 Active
Type 已知问题
器件 More Less
IP