AR# 72746

UltraScale+ GTH/GTY 收发器的设计咨询:GTPOWERGOOD 在上电后可能无法断言

描述

该设计咨询涵盖一个 UltraScale+ GTH/GTY 收发器问题,其中 GTPOWERGOOD 在上电后可能无法断言。

*_delay_powergood.v 模块随所有 UltraScale+ GTH/GTY 收发器提供。

GTH/GTY 设计的一些构建可能有来自 *_delay_powergood.v 模块 stuck low 的 GTPOWERGOOD,FPGA电源轨良好,而且 GT 原语输出 GTPOWERGOOD 被断言。

故障的症状是 GT 向导 IP 没有脱离复位状态(例如,复位未完成和/或 PLL 甚至在整合复位/功率周期内都没有锁定)。

解决方案

在 UltraScale 收发器向导 IP 的 Vivado 2019.2 版中,需要对 *_delay_powergood.v 模块进行升级。

对于面向 Vivado 2017.2 和 2019.1.3 之间版本的 UltraScale+ GTH/GTY 设计:

  • 对于所有新设计,请使用本答复记录附件中修改过的 *_delay_powergood 模块。
  • 对于现有的设计,即使没有观察到 gtpowergood 问题,也可以按照以下步骤检查设计时序。
    • 如果在 *_wait_cnt_reg* 路径上报告了保持时间违规,则应用修改后的 *_delay_powergood 模块。
    • 如果没有保持时间违规,则不需要重新生成向导 IP。

需要采用的步骤:

1) 打开项目或路由的 DCP。

2) 使用以下 Tcl 命令:

write_xdc -exclude_physical all_constraints.xdc

3) 编辑生成的 all_constraints.xdc并注释相关的 delay_powergood set_case_analysis 和 set_false_path 约束:

  

##set_false_path -through [get_pins -filter {REF_PIN_NAME=~*Q} -of_objects [get_cells -hierarchical -filter {NAME =~ *gen_pwrgood_delay_inst[*].delay_powergood_inst/gen_powergood_delay.pwr_on_fsm*}]] -quiet
##set_case_analysis 1     [get_pins -filter {REF_PIN_NAME=~*Q} -of_objects [get_cells -hierarchical -filter {NAME =~ *gen_pwrgood_delay_inst[*].delay_powergood_inst/gen_powergood_delay.pwr_on_fsm*}]] -quiet

注:以上粗体*可能会随通道数(如 1、2、……)的变化而变化。

  

4) 使用以下 Tcl 命令:

reset_timing
read_xdc all_constraints.xdc

5) 使用报告时序汇总运行时序检查。

6) 检查是否在 *_wait_cnt_reg* 路径中报告有保持时间违规,例如:

 

wait_cnt_reg.PNG

 

要应用修改后的 *_delay_powergood 模块,请使用答复记录附件中的文件更新 Vivado 安装目录中以下 HDL 文件,并重新生成向导 IP。

./data/ip/xilinx/gtwizard_ultrascale_v1_7/hdl/gtwizard_ultrascale_v1_7_gthe4_delay_powergood.v 

./data/ip/xilinx/gtwizard_ultrascale_v1_7/hdl/gtwizard_ultrascale_v1_7_gtye4_delay_powergood.v 

注:

  • 对 UltraScale GTH/GTY 设计没有影响。
  • 对 PCIe IP 设计没有影响。
  • 要重新生成 IP,首先选择重置输出产品……然后生成输出产品……
  • 必须修改 RTL 模块名称,才能与每个 Vivado 版本的 RTL 模块名称匹配。

  

例如:

2018.3 Vivado = gtwizard_ultrascale_v1_7_5_gtye4_delay_powergood

2019.1 Vivado = gtwizard_ultrascale_v1_7_6_gtye4_delay_powergood

附件

文件名 文件大小 File Type
AR72746__GTPOWERGOOD_Design_Advisory.zip 4 KB ZIP
AR# 72746
日期 10/22/2019
状态 Active
Type 设计咨询
器件
Tools More Less
IP