AR# 73330

LogiCORE IP MIPI D-PHY v4.1 (rev.5) — 在 IP 以 1500Mbps 的行速率配置生成时,不断言 MIPI D-PHY TX INIT_DONE

描述

MIPI D-PHY 控制器需要一个 200MHz 的自由运行时钟 (core_clk)。该时钟可用作输入,生成内核内部时钟。

MIPI D-PHY TX 用户使用内部时钟源(例如 PS 输出时钟或 MMCM)来提供 200 MHz 的 core_clk,可能会发现 INIT_DONE 没有针对他们的一些电路板断言。

在将行速率配置设置为 1500Mbps 生成 IP 核时,即使行速率配置设置为 1449Mbps 或 1501Mbps 的 IP 核可以正常工作,也不会断言 INIT_DONE。

解决方案

支持 1500Mbps 行速率配置的 MIPI D-PHY TX IP 会生成一个 PLL 分频器/乘法器设置不是最佳的内部时钟模块。

这将导致输出时钟具有很差的峰间抖动及相位误差性能。

如果您正在使用一个带有 1500Mbps 行速率配置的 MIPI D-PHY TX IP,并正在使用内部时钟源(例如 PS 输出时钟或 MMCM)来提供 200MHz 的 core_clk,那您可能会发现,在一些电路板上,INIT_DONE 没有断言。

该问题可能出现在 Vivado 2019.2(或更早的版本)生成的 MIPI D-PHY TX IP 上,其具有 1500Mbps 的行速率配置。

该问题将在 Vivado 2020.1 中解决。

Vivado 2019.2 的用户可从(Xilinx 答复 73316)中下载 MIPI D-PHY 补丁来解决该问题。

这个补丁可优化内部 MMCM 的分频器/乘法器设置,改善内部时钟的峰间抖动及相位误差性能。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54550 LogiCORE IP MIPI D-PHY — Vivado 2015.3 工具及以后版本的版本说明及已知问题 N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
73316 LogiCORE IP MIPI D-PHY v4.1 (Rev. 5) - MIPI D-PHY LogiCORE IP v4.1 (Rev. 5) 的补丁程序更新 N/A N/A
AR# 73330
日期 02/07/2020
状态 Active
Type 综合文章
器件 More Less
Tools
IP