You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
解决方案
产品
技术支持
解决方案
产品
技术支持
解决方案(按技术分)
AI 推断加速
返回
AI 推断加速
为什么选择 Xilinx AI
Xilinx AI 解决方案
Xilinx AI 入门
视频 AI 分析
网络
应用商城
各行业的解决方案
汽车
返回
汽车
概述
ADAS
自动驾驶
电气化与联网
车载系统
广播与专业 A/V
返回
广播与专业 A/V
概述
AV over IP
相机
交换器与 KVM
编码器和解码器
专业音频系统
专业显示器和标牌
投影系统
路由器 & 交换机
服务器和存储器
发送器与调制器
视频会议
视频处理卡
消费电子
返回
消费电子
概述
音视频与娱乐
打印机
家居与生活方式
数据中心
返回
数据中心
概述
计算存储
数据库与数据分析
金融技术
高性能计算
网络加速
视频/图像处理
仿真与原型设计
返回
仿真与原型设计
概述
ASIC 仿真实现
基于 FPGA 的原型设计
工业
返回
工业
概述
3D 打印机与增材制造
人机接口
I/O 模块和智能传感器
IIoT 网关与边缘设备
采用工业物联网边缘节点实现工业控制
机器和计算机视觉
驱动/马达控制
机器人
智能电网
列车与铁路
视频监控
保健/医疗
返回
保健/医疗
概述
临床除颤器和自动体外除颤器
诊断与临床内镜处理
医疗保健 AI
CT、MRI 和 PET 医学成像
超声医学成像
多参数患者监护仪与心电图监测器
其他医疗设备
机器人辅助手术
安全性与合作伙伴解决方案
测试和测量
返回
测试和测量
概述
半导体自动测试设备
测试和测量仪器
有线测试器和无线测试器
有线 / 无线通信
返回
有线 / 无线通信
概述
网络安全性
电信加速
电信
无线
解决方案
产品
技术支持
产品类别
器件
返回
器件
探索芯片器件
ACAP
FPGA 和 3D IC
SoC、MPSoC、和 RFSoC
成本优化的产品组合
评估板与套件
返回
评估板与套件
探索开发板与套件
评估板
System-on-Modules (SOMs)
FPGA 夹层卡
开发板与套件附件
加速器
返回
加速器
数据中心加速器卡
计算存储
电信加速器
以太网适配器
返回
以太网适配器
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 系列卸载
NIC 8000 系列卸载
软件开发
返回
软件开发工具
Vitis™ 软件平台
Vitis™ AI 的强大功能
Vitis™ 加速库
旧版工具
软件开发资源
开发者网站 - developer.xilinx.com
Xilinx 加速器计划
Xilinx 社区门户
参考应用
硬件开发
返回
硬件开发工具
Vivado® Design Suite
IP 核
系统生成器(System Generator)
Matlab & Simulink 附加功能
硬件开发资源
开发者网站 - developer.xilinx.com
芯片评估板
设计中心
设计与调试博客
嵌入式开发
返回
嵌入式开发
嵌入式软件与生态系统
Xilinx Wiki 设计范例
Xilinx GitHub
Xilinx 社区门户
核心技术
返回
核心技术
探索所有内核技术
3D IC
配置解决方案
连接功能
设计安全性
DSP
Dynamic Function eXchange
以太网
功能性安全
高速串行
机器学习
存储器
MIPI 成像连接
PCI Express
电源效率
处理解决方案
RF 采样
信号完整性
系统监视器和 XADC
应用商城
产品探索
开发者网站 - developer.xilinx.com
质量与可靠性
Powered By Xilinx
解决方案
产品
技术支持
技术支持与服务
技术支持
返回
技术支持
技术支持主页
知识库
技术文档
社区论坛
服务门户
设计中心
Versal ACAP 设计流程文档
下载与许可
服务
返回
服务
培训
下载与许可
产品退货
大学计划
合作伙伴设计服务
求职
公司简介
返回
公司简介
Xilinx 公司介绍
管理团队
投资者关系
Xilinx Ventures
社区参与计划
企业责任
企业简报中心
求职
合作伙伴
返回
合作伙伴
Xilinx 合作伙伴计划简介
加速器合作伙伴计划
Alveo 加速器卡合作伙伴网络
设计服务合作伙伴
所有生态系统伙伴
联系我们
返回
联系我们
联系 Xilinx
联系销售
公司地点
授权分销商
新闻与媒体
新闻专区
新闻发布
研讨会
视频门户
Powered By Xilinx
社区
Xilinx 博客
活动
社区论坛
购物车
Sub Total
Shipping
Calculated at Checkout
Tax
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
账户
登录 | 注册
退出
搜索
全部
芯片器件
开发板与套件
IP
技术支持
技术文档
知识库
社区论坛
合作伙伴
视频
新闻稿
搜索
技术支持
AR# 8372: 2.1i COREGEN, C_IP4: Virtex Asynchronous FIFO Verilog simulation "ERROR: Module or primitive (ASYNC_FIFO_V1_0) not defined"
AR# 8372
通过电子邮件提醒内容更新
|
Unsubscribe
2.1i COREGEN, C_IP4: Virtex Asynchronous FIFO Verilog simulation "ERROR: Module or primitive (ASYNC_FIFO_V1_0) not defined"
描述
解决方案
描述
Urgency: standard
General Description:
There is a case mismatch in the module and port name references in the XilinxCoreLib
asynch_fifo_v1_0.v behavioral model and the .VEO file generated for the Asynchronous
FIFO. The asynch_fifo_v1_0.v behavioral model references the "async_fifo_v1_0" module
name and port list in lowercase, while the instantiation template section of the .VEO file
generated by Coregen references both the module name and all of the ports in UPPERCASE.
This may cause errors similar to the following when simulating:
"ERROR! Module or primitive (ASYNC_FIFO_V1_0) not defined"
After correcting this problem multiple errors may be found with the port names:
"ERROR! Input, output or inout (din) not defined in port list
Again, this is due to mismatched case in the port name references used in several
modules in the model, including the ASYNC_FIFO_V1_0 module.
解决方案
The solution is to edit the async_fifo_v1_0.v model in XilinxCoreLib and change the
module name and port names in the async_fifo_v1_0 instantiation block to upper case
to match the way these are referenced in the auto-generated .VEO file.
In other words, starting on line 2460, change:
module async_fifo_v1_0 (din, wr_en, wr_clk, rd_en, rd_clk, ainit, dout,
full, empty, almost_full, almost_empty, wr_count,
rd_count, rd_ack, rd_err, wr_ack, wr_err);
to:
module ASYNCH_FIFO_V1_0(DIN, WR_EN, WR_CLK, RD_EN, RD_CLK, AINIT, DOUT,
FULL, EMPTY, ALMOST_FULL, ALMOST_EMPTY, WR_COUNT,
RD_COUNT, RD_ACK, RD_ERR, WR_ACK, WR_ERR);
In addition, starting at line 2509, you must change this section:
input [C_DATA_WIDTH-1 : 0] din;
input wr_en;
input wr_clk;
input rd_en;
input rd_clk;
input ainit;
//output [C_READ_DATA_WIDTH-1 : 0] dout;
output [C_DATA_WIDTH-1 : 0] dout;
output full;
output empty;
output almost_full;
output almost_empty;
output [C_WR_COUNT_WIDTH-1 : 0] wr_count;
output [C_RD_COUNT_WIDTH-1 : 0] rd_count;
output rd_ack;
output rd_err;
output wr_ack;
output wr_err;
to:
input [C_DATA_WIDTH-1 : 0] DIN;
input WR_EN;
input WR_CLK;
input RD_EN;
input RD_CLK;
input AINIT;
//output [C_READ_DATA_WIDTH-1 : 0] dout;
output [C_DATA_WIDTH-1 : 0] DOUT;
output FULL;
output EMPTY;
output ALMOST_FULL;
output ALMOST_EMPTY;
output [C_WR_COUNT_WIDTH-1 : 0] WR_COUNT;
output [C_RD_COUNT_WIDTH-1 : 0] RD_COUNT;
output RD_ACK;
output RD_ERR;
output WR_ACK;
output WR_ERR;
For information on additional modifications required, see
(Xilinx Solution #8374)
This problem is fixed in the following tactical patch:
http://www.xilinx.com/txpatches/pub/swhelp/coregen/c_ip4_patch1.tar.gz
(UNIX), or
http://www.xilinx.com/txpatches/pub/swhelp/coregen/c_ip4_patch1.zip
(PC)
Extract the patch to your Xilinx directory.
本答复记录是否对您有帮助?
匹配
不匹配
AR# 8372
日期
07/06/2010
状态
Archive
Type
综合文章
People Also Viewed
反馈
关闭