Versal ACAP 设计流程文档

Xilinx 提供各类文档、资源和设计方法,以协助您使用 Versal 架构进行开发。 如果您未曾使用 Versal ACAP 进行开发,您可以使用提供交互式指导的设计流程助手来制定您的开发策略。 设计流程中心按设计流程组织和显示所有 Versal 文档,以便您立即获得所需的信息。 有关 Versal 培训课程的完整列表,请参阅通用 Versal 培训

AI 引擎开发:提供有关创建 AI 引擎 Graph 和内核、库使用、仿真调试和剖析以及算法开发的指南。同时还包含 PL 和 AI 引擎内核的集成。

流程形式
概述 开发 AI 引擎内核与 Graph 开发 AI 引擎与 Graph 开发 AI 引擎与 Graph 在 Vitis™ 中测试并验证 AI 引擎内核与图形 AI 引擎库 集成 PL、AI 引擎内核与 PS 主机应用 在 Vitis™ 中测试并验证 AI 引擎 内核与图形 使用硬件仿真来测试并验证设计 在 Vitis™ 中集成 PL 和 AI 引擎内核 以及 PS 主机应用 在硬件中测试并验证设计 使用硬件仿真测试 并验证设计 对 AI 引擎阵列进行分区 Versal 设计分区 (包括 AI 引擎阵列) 在 Vitis 中验证算法、测试并验证 AI 引擎内核 在 Vitis™ 中验证算法, 测试并 调试 性能分析与剖析 在硬件中进行调试 调试 性能分析与剖析 性能分析与剖析 调试 调试 开发 AI 引擎内核与 Graph 性能分析与最优化 性能分析与最优化 培训模块 在 Graph 中映射 GMIO 与 PLIO 端口 将 PL 内核集成到 Graph 中 对 PS 主机应用进行编程 性能分析 系统链接 系统封装与部署 开发 AI 引擎与 Graph 验证 AI 引擎内核 在硬件中测试验证 在硬件中进行调试 性能分析与剖析 在图形中映射 GMIO 和 PLIO 端口 将 PL 内核集成到 Graph 中 对 PS 主机应用进行编程 性能分析 系统链接 系统封装与部署 在 MATLAB / Simulink 环境中开发 (使用 Vitis Model Composer)
列表形式
Default Default 标题 日期