Versal 设计流程文档

Xilinx 提供各类文档、资源和设计方法,以协助您使用 Versal 架构进行开发。 如果您未曾使用 Versal ACAP 进行开发,您可以使用提供交互式指导的设计流程助手来制定您的开发策略。 设计流程中心按设计流程组织和显示所有 Versal 文档,以便您立即获得所需的信息。 有关 Versal 培训课程的完整列表,请参阅 通用 Versal 培训

机器学习和数据科学:指导如何将机器学习模型从 Caffe 或 TensorFlow 框架导入 Vitis AI,然后优化和评估其有效性。

流程形式
创建自定义 PL IP 块与 RTL 模块 概述 使用 HLS 创建 PL 内核 ML 推断 模块设计创建 培训模块 使用 Vitis HLS 库 按需调试 针对 Vitis™ HLS 进行编程 将定点模型编译成二进制 性能优化 使用 API 代码运行编译后的模型以部署 Versal® 或 Vitis™ 性能优化 将浮点模型量化为定点模型 性能优化 优化模型,提升速度 验证 PL 内核 在运行时测试和验证 使用 Vitis HLS 库 使用 DPU 创建自定义平台
预过滤
Default Default 标题 日期