We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

使用 UltraScale 内存 IP 进行设计 (英文版)

学习如何使用 Vivado 存储器接口生成器 (MIG) 创建 UltraScale 存储器接口设计。本视频将为您展示如何针对 UltraScale 器件配置 MIG IP 内核,包括 MIG IP I/O 的 Bank 规划。