在线座谈和视频库
Xilinx 在线座谈是为期60分钟的直播，由熟悉 Xilinx 技术、行业（或这两方面）的芯片和软件专家主讲，采用交互式技术演讲、产品演示和问答相结合的方式。所有节目在直播结束后24小时内均能够以点播的形式进行查看。
使用基于 RTL 的项目及其 PlanAhead 设计和分析工具来实现 Xilinx FPGA 设计
日期与时间：随时点播
地点：您的桌面
在线座谈简介：
本网络研讨会将从技术角度深入剖析如何使用 PlanAhead 进行 Xilinx FPGA 设计。我们将就如何利用 RTL 设计输入来创建设计，如何充分利用 Xilinx IP 知识库，如何用 ISE 仿真器进行功能验证，如何使用 XST 和 IO 分配进行综合，如何为 ChipScope 插入调试逻辑，如何通过各种工具选项策略实现设计，如何针对时序收敛进行布局规划，如何生成比特流文件，以及如何启用 iMPACT 和 ChipScope 分析器来编程和调试器件等向您提供全面指导。
参加这次在线座谈，您将能够了解到：
- 如何使用 PlanAhead 及其基于 RTL 的项目来开发 Xilinx FPGA
- RTL 设计输入、文本编辑、调试和交叉定位
7 系列 FPGA 可满足严格的功耗预算要求。
日期与时间：随时点播
地点：您的桌面
在线座谈简介：
本在线座谈旨在探讨工程师将如何使用 Xilinx® 7 系列 FPGA 来满足最新电子系统设计的苛刻功耗预算要求。通过统一、可扩展的架构以及通用 28nm 高性能低功耗 (HPL) 工艺技术，Xilinx 可提供各种节能型 FPGA 产品系列以满足当今严格的应用需求。与会者将通过几个深入的案例研究实例演示，了解如何将 7 系列 FPGA 功耗和性能优势应用于其独特的设计中。
参加这次在线座谈，您将能够了解到：
- Xilinx 如何通过通用 28nm 高性能低功耗 (HPL) 工艺技术及统一、可扩展的架构，提供各种节能型 FPGA 产品系列以满足当今严格的应用需求
- 设计人员如何利用最新的 Xilinx 工具、设计技术、产品特性和各种器件选项来实现功耗优化的设计，同时满足严苛的性能目标要求
| 可扩展式处理平台 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 7 系列 FPGA 可满足严格的功耗预算要求 | 本在线座谈旨在探讨工程师将如何使用 Xilinx® 7 系列 FPGA 来满足最新电子系统设计的苛刻功耗预算要求。通过统一、可扩展的架构以及通用 28nm 高性能低功耗 (HPL) 工艺技术，Xilinx 可提供各种节能型 FPGA 产品系列以满足当今严格的应用需求。与会者将通过几个深入的案例研究实例演示，了解如何将 7 系列 FPGA 功耗和性能优势应用于其独特的设计中。 | 时间：60分钟 |
| Zynq-7000 EPP 系列简介：将类似于 ASIC 的特性与 ASSP 的易用性和 FPGA 的灵活性完美结合在一起 | 了解有关 Xilinx Zynq™-7000 系列的更多信息，它是业界首款可达到高端嵌入式应用目标市场（如视频监控、汽车驾驶员辅助、工厂自动化以及许多其它方面）所要求的处理和计算性能水平的可扩展式处理平台 (EPP)。Zynq-7000 产品系列得到了广泛的工具和 IP 提供商生态系统的支持，将基于 ARM® Cortex-A9 MPCore™ 处理器的完整系统与 28nm 低功耗可编程逻辑紧密集成在一起，可以帮助系统架构师和嵌入式软件开发人员扩展、定制、优化系统，并实现系统级的差异化。 | 时间：60分钟 |
| 7系列 FPGA | ||
| 标题 | 说明 | 录制信息 |
| 利用 Xilinx 7 系列 FPGA 灵活混合信号技术可降低您的系统成本 | 我们生活在一个模拟世界当中。在当今许多板上系统中，模拟接口通常位于数字逻辑或 FPGA 的旁边。Xilinx 目前支持的灵活混合信号技术 (AMS) 提供了一种独特的平台，可满足通用模拟接口的各种逻辑集成要求。结合 7 系列 28nm FPGA 的灵活性，全新 AMS 功能可满足各种要求，其中包括一般环境监控的可靠性和安全性要求，以及汽车控制和功耗转换的高级数据采集要求等。 | 时间：60分钟 |
| 利用 Xilinx FPGA 解决方案轻松应对 28nm 产品设计的最大挑战 | 观看视频了解如何充分利用 Xilinx® 7 系列 FPGA 平台。该平台将业界最低功耗最高性能的 28nm FPGA、ISE® 13 设计工具、符合 AXI4™ 标准的 IP 核以及运行于开发板上的目标参考设计完美整合在一起 — 所有这一切可让您立即着手设计，并将现有设计尽可能快地移植到新的 7 系列 FPGA 产品中，从而让您集中精力进行产品差异化设计。 | 时间：60分钟 |
| Virtex-6/Spartan-6 FPGA | ||
| 标题 | 说明 | 录制信息 |
| 可充分满足 Virtex-6 与 Spartan-6 FPGA 设计要求的低功耗解决方案 | 作为 ASIC 和 ASSP 的替代产品，FPGA 使得数字电子系统厂商能够在削减成本和降低风险的同时，加快新产品的面市步伐和提高产品差异化程度。在选择组件时，工程师更多地将功耗作为重点考虑因素，而且电源管理技术对成功的系统设计的重要性正日益凸显。对于资源紧缩的公司，则要求能够事半功倍，高效降低功耗。 | 时间：60分钟 |
| 利用 Spartan®-6 FPGA 迅速启动嵌入式系统开发 | 新型 Xilinx 嵌入式设计平台使得软件开发人员能够在熟悉的环境（包括 Eclipse IDE、编译器、调试器、OS 和库）内轻松着手编程。编程可以利用 uC/OS-II 之类的 RTOS 或全嵌入式 Linux 在裸金属级完成。参加此次在线座谈，了解如何利用 Xilinx 嵌入式设计平台开发嵌入式软件以及如何利用 FPGA 满足不断变化的特性和性能要求。 | 时间：60分钟 |
| 满足 Xilinx Spartan®-6 和 Virtex®-6 系列的功耗要求 | 本视频解释了如何满足 Xilinx Spartan-6 和 Virtex-6 系列的功耗要求，并且介绍了 TI 的 Fusion Digital Power 技术。 | 时间：8.50分钟 |
| Xilinx 功耗估计器（XPE）演示 | 本视频演示了 Xilinx 功耗估算器电子数据表工具。 | 时间：16分钟 |
| Xilinx 开发套件和 TI 电源解决方案 | 本视频解释了 Xilinx 开发平台和利用 TI 的 Fusion Digital Power 技术实现的电源机制。 | 时间：10分钟 |
| TI Fusion GUI 演示 | 本视频演示了 Xilinx 开发平台内采用的 TI Fusion Digital Power GUI。 | 时间：8.5分钟 |
| 利用 Xilinx Virtex-6 和 Spartan-6 FPGA 创建更快、更经济、功耗更低的存储器接口 | 随着新一代通信、网络和消费类电子产品的发展，对更高的存储器性能和密度的需求也在不断地增加。同时，消费者和制造商也需要可以实现更低的初始成本和经营成本，最好还具有更低的环境影响的解决方案。此次在线座谈中，Xilinx 将介绍面向 Virtex-6 和 Spartan-6 器件的存储器接口解决方案，并且解释如何利用这些解决方案来充分发挥您的下一个 FPGA 设计中的外部存储器的优势。 | 时间：60分钟 |
| Xilinx 高级 DSP 设计流程中的功耗估计 | 此次在线座谈提供了如何更好地管理下一个 FPGA 设计的功耗方面的有用信息。Tim Vanevenhoven，Xilinx 公司 DSP 工具和 IP 部高级营销经理，将讨论 ISE® Design Suite 11 内包含的技术如何帮助您更好地控制 FPGA 设计内的功耗，包括功耗估计、优化和分析。 | 时间：13.03分钟 |
| 利用 Virtex-6 和 Spartan-6 FPGA 创建功率优化的设计 | 作为 ASIC 和 ASSP 的替代产品，FPGA 使得数字电子系统厂商能够在削减成本和降低风险的同时，加快新产品的面市步伐和提高产品差异化程度。最新 FPGA 提升了性能、提高了容量、增加了内置式功能，适于实现更多关键的系统级功能。 | 时间：60分钟 |
| 利用采用 Virtex-6 和 Spartan-6 FPGA 系列的目标设计平台实现更高的生产率和简便易用性 | Xilinx Virtex®-6 和 Spartan®-6 FPGA 系列是目标设计平台的可编程芯片基础，使得系统设计者能够提高生产率和将面向无线、有线、音频、视频、汽车、安全和其它市场的应用的开发成本最小化。与上一代产品相比，利用最新工艺技术制造而成的可编程逻辑和片上可配置硬 IP 组合将 Xilinx Virtex-6 和 Spartan-6 FPGA 系列的容量增加了1倍、系统成本削减了50%、功耗降低了65%之多。 | 时间：60分钟 |
| Virtex-5 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 利用 Xilinx Virtex®-5 中的嵌入式 PowerPC 440 进行设计 | 在线座谈 | 时间：60分钟 |
| 利用新型 PowerPC® 处理模块架构实现性能突破 | 新型 Virtex®-5 FXT 系列 Xilinx FPGA 专门用于在单个灵活的高性能平台上实现复杂的嵌入式系统集成。此次在线座谈中，Xilinx 将介绍嵌入到新型 Virtex-5 FXT 平台 FPGA 内的创新型 PowerPC 440 模块的高系统性能和带宽优势。我们将向您展示如何在降低系统成本和功耗的同时，按照独特而严格的设计要求构建定制嵌入式系统。基于 FPGA 的嵌入式处理设计减少了元件数量，缩小了电路板尺寸，并且大幅削减了物料成本，而未牺牲任何性能。 | 时间：60分钟 |
| 利用 Virtex-5 FXT 实现的千兆位级串行 I/O | 在线座谈 | 时间：60分钟 |
| Virtex-5 FPGA 设计的功耗优化技巧 | 本在线座谈将介绍会增加 FPGA 设计功耗的因素。还将介绍功耗为何与系统的散热考虑因素和可靠性紧密相关。最后，它还提供了通过改变 FPGA 环境来优化功耗设计和 FPGA 特性与工具选项使用方面的技巧。 | 时间：60分钟 |
| Xilinx Virtex®-5 FPGA 功耗优化和电源设计指南 | 了解如何通过 Xilinx 功耗估计器（XPE）工具利用 Virtex®-5 FPGA 内的专用模块。 | 时间：60分钟 |
| Virtex-5 功耗估计与测量演示 | 本演示中，我们将介绍利用 XPower 估计器（XPE）工具精确估计 Virtex®-5 器件的功耗所需的步骤。我们还通过在 ML550 开发板 - 进行详细的功耗测量的首选平台 - 上进行测量演示了 Virtex®-5 器件的低功耗特性。 |
格式：WMV |
| 设计工具 | ||
|---|---|---|
| 入门 | ||
| 标题 | 说明 | 录制信息 |
使用基于 RTL 的项目及其 PlanAhead 设计和分析工具来实现 Xilinx FPGA 设计
|
Xilinx FPGA 的当前设计使用的是 ISE 设计工具套件，它通过设计输入、综合、验证和实现功能来生成工作位文件。项目浏览器在传统意义上来说是一个前端图形 (GUI) 工具，用户可以使用该工具来创建和管理项目，并执行编译流程来生成位文件。PlanAhead 是一个具有类似功能的备用工具，它具有很多优点。其中包括易用性以及功能强大的引脚规划、布局规划、设计分析以及调试功能优势。本网络研讨会将从技术角度深入剖析如何使用 PlanAhead 进行 Xilinx FPGA 设计。我们将就如何利用 RTL 设计输入来创建设计，如何充分利用 Xilinx IP 知识库，如何用 ISE 仿真器进行功能验证，如何使用 XST 和 IO 分配进行综合，如何为 ChipScope 插入调试逻辑，如何通过各种工具选项策略实现设计，如何针对时序收敛进行布局规划，如何生成比特流文件，以及如何启用 iMPACT 和 ChipScope 分析器来编程和调试器件等向您提供全面指导。 | 时间：60分钟 |
|
|
目前，FPGA 越发成为开发高级片上系统产品的首选平台。工程人员正在采用具备高速串行收发器、高性能时钟和信号处理功能的大容量 FPGA 集成众多功能，以实现前所未有的高集成度。随着这种集成工作的进行，需要使用可用的 IP 核实现存储器接口、编解码、处理等常见功能。问题是第三方供应商提供的 IP 核没有通用的接口提供专用资源来链接和捆绑 IP 核，然后验证其是否可以在设计人员的系统中工作。现在有一个更好的办法。Xilinx 参与了 AXI4™ 接口的定义，这是一种通用互联接口，使客户能够轻松地在 FPGA 中链接和整合 IP 核。更令人兴奋的是 — 这种接口现已上市。 | 格式：FLV 时间：60 分钟 |
| 为您的下一个 FPGA 设计开启新的生产力时代 | 从这个在线座谈中您将了解到 Xilinx ISE Design Suite 12 是面向 Virtex-6 和 Spartan-6 FPGA 且针对量产进行了优化的工具套件，在 FPGA 设计的三大关键领域实现了创新：功耗削减、生产力和性能。此次在线座谈将介绍这三大领域的主要成果和取得的进步。此次在线座谈还介绍了新一代部分重配置设计流程，以便帮助设计者降低设计尺寸、成本和功耗。 | 格式：WMV 时间：60分钟 |
|
|
本视频向您介绍了 ISE Design Suite 内的不同配置，还说明了不同的 Xilinx 许可选项。 | 格式：WMV 时间：36分钟 |
| ISE Design Suite: Logic Edition – 快速指南 | 本视频演示介绍了 ISE Design Suite: Logic Edition 的主要特性和功耗，以及如何将其应用到典型设计中。看完该视频之后，观众就能够了解利用整个工具链实现设计所需的主要步骤：从 HDL 入门，到布局布线，直至比特流生成。还讨论了引脚分配、时序约束规范等常见任务。观众还会明白最恰当的、分析和显示处理结果的切入点。 | 格式：WMV 时间：36分钟 |
| PlanAhead 设计环境快速指南 | 随着 ISE Design Suite 11 的发布，所有 ISE Design Suite 配置均包含 PlanAhead 设计分析工具。该视频重点介绍了新特性和技术，帮助您发挥 PlanAhead 的最大优势。 | 格式：WMV 时间：33分钟 |
| 如何利用 ISE 仿真器（ISim） | 视频演示介绍了如何利用 ISE 仿真器（ISim）来对基于 HDL 的设计进行仿真。本演示介绍了基本的仿真步骤，以便通过 HDL 仿真有效地验证设计功能。 | 格式：WMV 时间：31分钟 |
| 如何利用 ChipScope Pro 调试设计 | 本视频向您介绍了各种为 FPGA 设计添加 ChipScope 内核、实现设计和与测试器件内设计中的 ChipScope 内核互动的方法。本视频还重点介绍了 ISE Design Suite v11 内的新 ChipScope 特性。 | 格式：WMV 时间：51分钟 |
| ISE Design Suite – RTL/技术原理图查看器 | ISE Design Suite 11 引入了可以被完全整合到 ISE 设计环境中的 RTL/技术原理图查看器。新型查看器加快了原理图渲染速度，并且具有很多调试功能。新主要特性包括逻辑圆锥抽取、选择性模块分析、返回先前的原理图、支持同一网表内的多个原理图。本视频演示还重点介绍了新型 RTL/技术查看器的特性和如何利用它们进行设计分析。 | 格式：WMV 时间：23分钟 |
| 利用 iMPACT 实现的器件配置简介 | 本视频介绍了 iMPACT 工具内的配置和验证功能。还向用户介绍了支持模式和目标的配置方法，以及针对各种格式对文件生成进行编程的方法。重点介绍了 iMPACT GUI 和重设计 PROM 文件格式器，还演示了批处理/命令行特性。 | 格式：WMV 时间：15分钟 |
| 最新消息 | ||
| 标题 | 说明 | 录制信息 |
| 使用部分重配置功能优化您的 FPGA 系统以降低成本与功耗，并提高灵活性 | 此次在线座谈介绍了 Xilinx 部分重配置技术如何帮助设计人员即时修改功能，使其无需彻底重配置和重建链接，并大幅提高 FPGA 的灵活性。无线电、视频、总线连接或其他重要功能都可在按需重新载入其他功能的同时保持可用性。 | 时间：60分钟 |
| ISE Design Suite: Logic Edition 11 的生产率提高 | 本视频演示介绍了 ISE Design Suite 11: Logic Edition 的最新内容。还探讨了 ISE 项目浏览器（Project Navigator）内工具链各个方面的主要改进、实现工具和 ChipScope 与 PlanAhead 集成 | 格式：WMV 时间：37分钟 |
| PlanAhead 11.1 的最新消息 | 本视频演示介绍了最新版 PlanAhead 设计分析工具的新特性。本演示重点介绍了 PlanAhead 和 ISE 项目浏览器（Project Navigator）的设计流程集成、综合与实现、I/O 引脚规划和利用 ChipScope pro 实现的验证。 | 格式：WMV 时间：33分钟 |
| 标题 | 说明 | 录制信息 |
| ISE Design Suite 11 – 面向目标设计平台的设计方法 | 经济和技术的快速发展以及严苛的技术要求推动了 FPGA 在数字电子系统中的使用。“目标设计平台”基于 FPGA，通过整合能够帮助设计者加快创新步伐的软件和硬件元件直接满足了对更高的性能、更低的功耗和更低的系统成本的需求。 | 时间：60分钟 |
| 利用 MIG 3.3 实现的存储器接口设计 | 此次为期28分钟的视频产品演示介绍了 Xilinx 存储器接口解决方案和存储器接口发生器（MIG）3.3 设计工具的特性与优势。 | 格式：WMV 大小：43MB 时间：28分钟 |
| 只需几分钟即可构建 MicroBlaze 定制嵌入式处理系统 | 本演示介绍了如何利用获奖的 Platform Studio 工具套件来定制 MicroBlaze™ 软处理解决方案，包括外设选择和协处理加速。 | 格式：WMV 大小：92MB 时间：58分钟 |
| 利用 Linux 和低成本 FPGA 设计嵌入式系统 | 通过系统成本最低的经济型逻辑设计和低成本复杂计算与嵌入式处理，本在线座谈介绍了 Spartan-3A 延伸系列 FPGA 为何是总成本最低的解决方案。 | 格式：SWF 时间：20.24分钟 |
| 利用 PinAhead 技术进行 I/O 引脚规划 | 本视频演示介绍了 PlanAhead 引脚规划功能的 I/O 分配步骤，重点介绍了管理整个 I/O 引脚规划的步骤和用于实现更好的 FPGA 与 PCB 设计结果的优化端口管理。 | 格式：WMV 时间：26分钟 |
| ISE 电源解决方案 | 本视频介绍了 ISE 软件解决方案，可以帮助用户规划、分析和优化 Xilinx FPGA 的功耗 | 格式：WMV 时间：15分钟 |
|
|
视频演示 | 格式：WMV 时间：31分钟 |
| 利用 PlanAhead 和 ChipScope Pro 调试设计 | 本视频向您介绍了各种为 FPGA 设计添加 ChipScope Pro 内核、实现设计和与测试器件内设计中的 ChipScope Pro 内核互动的方法。本视频还介绍了 ISE Design Suite v11 内的新 ChipScope Pro 特性。 | 格式：WMV 时间：21分钟 |
|
|
Xilinx PlanAhead 设计和分析工具 | 格式：WMV 时间：35分钟 |
| 利用多个约束文件 | 视频演示 | 格式：WMV 时间：12分钟 |
| 利用面向基于 FPGA 的系统设计的7个电路和 PlanAhead | 基于 FPGA 的系统设计者经常需要努力实现引脚分配收敛来满足 FPGA 和 FPGA 所在的 PCB 的需求。一起使用时，PlanAhead 和7个电路实现了引人注目的解决方案，能够保证正确利用 FPGA 的内部资源和针对 PCB 布线优化所选引脚分配。本视频探索了基于 FPGA 的系统设计者所面临的挑战，并通过一个简短的演示介绍了7个电路/PlanAhead 流程如何帮助团队克服这些挑战。 | 格式：WMV 时间：18分钟 |
| Xilinx 嵌入式技术 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 利用 ISE Design Suite 11 内的 Xilinx Platform Studio | 除了 Xilinx Platform Studio（XPS）v11 内的新特性，本视频还介绍了推荐硬件和软件设计流程。观众还能了解将硬件项目导至软件开发套件上所需的步骤。 | 时间：10分钟 |
| 利用 ISE Design Suite 11 内的 Base System Builder | 本视频介绍了 Base System Builder（BSB）如何能够创建用于 Xilinx FPGA 设计的嵌入式处理器子系统。 | 时间：8分钟 |
| Xilinx 软件开发套件简介 | 本视频介绍了与 ISE Design Suite: Embedded Edition 一起提供，也可作为独立产品提供的软件开发套件的特性与优势。 | 时间：5分钟 |
| 利用 MicroBlaze 和 Spartan-3A FPGA 快速启动嵌入式软件开发 | 在线座谈 | 时间：60分钟 |
| 利用 MicroBlaze 和 Spartan-3A FPGA 实现嵌入式网络 | 在线座谈 | 时间：60分钟 |
| 利用 Linux 和低成本 FPGA 设计嵌入式系统 | 此次在线座谈中，Xilinx 和 LynuxWorks 与 FPGA 杂志的 Amelia Dalton 将探讨设计连接嵌入式系统所面临的越来越大的挑战和如何利用灵活的硬件与软件平台解决它们。 | 时间：60分钟 |
| DSP 解决方案 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 充分发挥 FPGA 的性能优势，满足 DSP 和视频应用需求 | 此次在线座谈探讨设计人员如何通过目标设计平台利用 Xilinx 的独有软硬件技术加速高性能 DSP 和视频应用的开发。这些平台在完整的 DSP 开发解决方案中整合了开发板、设计工具、IP 核和参考设计，并充分发挥合作伙伴的作用，帮助您集中精力进行设计差异化，进而提升竞争优势。 | 时间：60分钟 |
| Xilinx DSP 设计平台：利用 Xilinx FPGA 实现 1000 GMAC 的 DSP 性能 | 了解 FPGA 如何提供比传统 DSP 高30倍的 DSP 处理性能/美元。了解 Xilinx Spartan-6 和 Virtex-6 FPGA DSP 套件如何帮助对 FPGA 或面向 DSP 的 FPGA 知之甚少的用户利用 FPGA 满足其对高性能 DSP 处理的需求。 | 时间：60分钟 |
| 高级 DSP 设计流程内的功耗估计 | 跟 Amelia Dalton 一起与 Xilinx 公司的 Tim Vanevenhoven 探讨估计和降低基于 FPGA 的 DSP 设计功耗的新方法。 | 时间：13分钟 |
| 利用 ISE® Design Suite 10.1 在 FPGA 上实现 DSP 系统设计 | 在线座谈 | 时间：60分钟 |
| 利用 ISE® 和 System Generator for DSP 10.1 提高 DSP 设计生产率 | 本视频产品演示介绍了 Xilinx 系统生成器（System Generator）和 Xilinx ISE® 项目浏览器（Project Navigator）设计环境之间的新整合。 | 格式：WMV 大小：9MB 时间：10分钟 |
| 利用 AccelDSP™ 和 System Generator for DSP™ 加快 FPGA 设计 | 此次为期30分钟的视频演示介绍了 Xilinx 提供的 DSP 设计工具。我们从带有浮点 MATLAB® 算法的 AccelDSP™ 着手，并且与测试平台一起生成 VHDL 或 Verilog 模型。 | 格式：WMV 大小：49MB 时间：30分钟 |
| System Generator for DSP | System Generator for DSP - 面向 DSP 数据通路的高级建模环境 - 能够实现可与手工设计相媲美的性能和效率。 | 格式：WMV 大小：72MB 时间：51分钟 |
| 用于实现信号处理的 FPGA | 本演示向您介绍了如何将 FPGA 器件用于信号处理，并介绍了 Xilinx DSP 解决方案，包括作为i算法和 DSP 软件提供的 IP 核。 | 格式：WMV 大小：36MB 时间：39分钟 |
| 频谱通道化 | 本模块通过大量利用 Xilinx System Generator for DSP 和 Xilinx DSP IP 库构建的实例介绍了有线和无线应用的频谱通道化。 | 格式：WMV 大小：29MB 时间：27分钟 |
| 设计 QAM 解调器 | 本演示介绍了 QAM 接收器设计，包括同步和自适应通道均衡。 | 格式：WMV 大小：36MB 时间：30分钟 |
| 频谱通道化 | 本模块通过大量利用 Xilinx System Generator for DSP 和 Xilinx DSP IP 库构建的实例介绍了有线和无线应用的频谱通道化。 | 格式：WMV 大小：29MB 时间：27分钟 |
| 利用系统生成器（System Generator）进行 Xilinx DSP 开发 | 本演示介绍了如何在利用 Xilinx 系统生成器（System Generator）开发信号处理系统时大幅提升生产率。 | 格式：WMV 大小：18MB 时间：14分钟 |
| 利用 System Generator for DSP 实现的硬件协仿真基础 | 本视频介绍了利用 System Generator for DSP 进行硬件协仿真的优势和基本步骤，以及现有接口协议。 | 格式：WMV 大小：15MB 时间：13分钟 |
| 实时硬件协仿真 | 本视频演示介绍了利用 System Generator for DSP 和 ISE Design Suite: System Edition 进行实时硬件协仿真所需的步骤。还为 Xilinx ML605 目标设计平台提供了实例。 | 格式：WMV 大小：13MB 时间：11分钟 |
| System Generator for DSP 基于 Simulink 的 FPGA 功耗分析 | 本视频介绍了 Xilinx XPower 分析器和系统生成器（System Generator）的集成以及用户如何利用该组合分析其 DSP 设计的功耗。还通过面向 Virtex-6 器件的复杂滤波器实例来说明用户如何评估不同的滤波器架构和进行功耗分析及其它 QoR 量度。 | 格式：WMV 大小：14MB 时间：12分钟 |
| 系统生成器（System Generator）在 Linux 系统上的应用和安装 | 本视频介绍了如何在 Linux 平台上安装 System Generator for DSP。本视频还介绍了个别用户和系统管理员的安装选项，以及如何管理启动脚本文件。 | 格式：WMV 大小：10MB 时间：8分钟 |
| 应用 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 使用 Xilinx FPGA 设计经济高效且更加环保的 LTE 基站 | 移动数据的指数级增长促使人们对 LTE 等 4G 无线技术产生了浓厚的兴趣。然而，处理局限性的增加也为降低基站成本和功耗带来了巨大的挑战。本次在线座谈将介绍 Xilinx FPGA 和 IP 核如何帮助您解决这些问题，从而为基站开发提供可扩展、可重配置的平台。 | 时间：60分钟 |
| 利用基于 FPGA 的目标设计平台加快系统设计创新和缩短基础设施开发时间 | 基础目标设计平台整合了优化的开发工具，为创建面向各种市场和应用的、基于 FPGA 的片上系统解决方案提供了更简单、更智能的设计方法。 | 时间：60分钟 |
| 利用 DigRF V3 说明数字无线测试变革 | Spartan® 和 Virtex® 平台 FPGA 提供了支持新空中标准所需的多功能性。 | 时间：60分钟 |
| 连接功能 | ||
|---|---|---|
| 标题 | 说明 | 录制信息 |
| 构建符合光学标准的高性能 10G、100G 和 400G 串行链路 | 为了满足不断提高的带宽需求，通信设备厂商正在构建 40G、100G 的系统，并希望在尽可能减少对现有基础设施修改的情况下推出新一代 400G 系统。他们希望更多与光学模块相连的可编程平台和半导体芯片在功能和性能方面进一步提升，以使带宽容量增加一倍，保持功率密度不变，并降低成本。本在线座谈详细介绍了构建符合光学标准的 40G/100G 和 400G 系统串行接口的有关设计要求、架构、电路技术和系统级考虑事项。 | 时间：60分钟 |
| 利用基于 FPGA 的平台加快高带宽系统设计实现 | 参加此次在线座谈，了解通过 Xilinx 连接功能套件提供的目标参考设计如何通过为点到点系统应用提供完整的设计流程来迅速启动应用开发 - 硬件设计和 RTL 源文件、仿真环境、实现流程和脚本、软件器件驱动程序源文件、性能/状态监控器应用与技术文档。 | 时间：60分钟 |
| 解决现代 SOC 设计中的性能瓶颈 - 串行 IO 连接功能 | 本在线座谈介绍了 Xilinx 的全套串行 IO 产品，其满足了串行性能范围内极具挑战性的片上系统要求，从主流应用直至超高端应用。除了在大容量 FPGA 应用内实现了优化的收发器，Xilinx 还揭示了我们如何扩展串行连接功能产品的高性能水平。 | 时间：60分钟 |
| Xilinx Virtex-6 和 Spartan-6 FPGA 上 PCI Express 的直接存储器存取 | PCI Express® 增加了基于 PCI 的系统的芯片-芯片带宽。随着 PCI Express v2.0（亦即 Gen2）成了今年的主流，还可以利用面向 PCI Express 的 Xilinx Virtex-6 集成式模块实现这些带宽敏感型应用。Xilinx 第二代集成式模块基于 Virtex-5 的经验，能够提供功能最强大、性能极高的 PCI Express 接口。 | 时间：60分钟 |
| Xilinx 千兆位级收发器系列：为速度为 3Gbps、6Gbps、10Gbps 等的串行接口选择和使用合适的收发器 | 串行 I/O 提供了连接芯片、开发板和盒所需的高带宽，同时消耗的功率和 PCB 资源比传统并行接口技术低。Xilinx 最新 FPGA 提供了一系列收发器，为速度为 3Gbps、6Gbps、10Gbps 等的主流和新兴串行接口标准提供了低功耗、低成本支持。 | 时间：60分钟 |
