UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Vivado 高层次综合(HLS)

通过启用 C、C++ 和 System C 规范,加速 IP 创建

当今无线、医疗、军用产品和消费类产品应用中使用的高级算法比以往更加复杂。Vivado® 高层次综合(HLS)在所有 Vivado HLx 版本中以免费升级形式提供,可以实现直接使用 C,C++ 以及 System C 语言规范对赛灵思全可编程器件进行编程,无需手动创建 RTL,从而可加速 IP 创建。。 Vivado 高层次综合使系统和设计架构师支持ISE® 和 Vivado 设计环境,能够以更快速的方式创建 IP。

  • 算法描述摘要、数据类型规格 (整数、定点或浮点) 以及接口 (FIFO, AXI4, AXI4-Lite, AXI4-Stream)
  • 支持任意精度数据类型、视频以及 DSP 等的广泛库,查看各种库下的以下部分
  • 指令驱动型架构感知综合可提供最优的 QoR。
  • 在竞争对手还在手动开发 RTL 的时候快速实现 QoR。
  • 使用 C/C++ 测试平台仿真、自动 VHDL 或 Verilog 仿真和测试平台生成加速验证
  • 多语言支持和业界最广泛的语种覆盖率。
  • 自动使用 Xilinx 片上存储器、DSP 元素和浮点库

Vivado HLS 不仅支持专门用于 ISE 设计套件的较早架构,而且还能够以 Vivado HLx 的一部分自动安装.

Vivado HLS 包含以下库:

名称 说明
任意精度的数据类型 整数和定点 (ap_cint.h, ap_int.h and systemc.h) 
HLS 流 流数据结构模型  旨在实现最佳性能和面积 (hls_stream.h)
HLS Math 广泛支持标准 C (math.h) 和 C++ (cmath.h) 数学库的综合。支持浮点和定点功能:abs, atan, atanf, atan2, atan2, ceil, ceilf, copysign, copysignf, cos, cosf, coshf, expf, fabs, fabsf, floorf, fmax, fmin, logf, fpclassify, isfinite, isinf, isnan, isnormal, log, log10, modf, modff, recip, recipf, round, rsqrt, rsqrtf, 1/sqrt, signbit, sin, sincos, sincosf, sinf, sinhf, sqrt, tan, tanf, trunc
HLS 视频 视频库可使用 C++ 实现多个方面的建模视频设计,支持 视频功能、特定数据类型、存储器线路缓存以及存储器视窗 (hls_video.h)。 通过数据类型 hls::Mat, Vivado HLS 还与已有 OpenCV 功能兼容: AXIvideo2cvMat, AXIvideo2CvMat, AXIvideo2IplImage, cvMat2AXIvideo, CvMat2AXIvideo, cvMat2hlsMat, CvMat2hlsMat, CvMat2hlsWindow, hlsMat2cvMat, hlsMat2CvMat, hlsMat2IplImage, hlsWindow2CvMat, IplImage2AXIvideo, IplImage2hlsMat, AbsDiff, AddS, AddWeighted, And, Avg, AvgSdv, Cmp, CmpS, CornerHarris, CvtColor, Dilate, Duplicate, EqualizeHist, Erode, FASTX, Filter2D, GaussianBlur, Harris, HoughLines2, Integral, InitUndistortRectifyMap, Max, MaxS, Mean, Merge, Min, MinMaxLoc, MinS, Mul, Not, PaintMask, PyrDown, PyrUp, Range, Remap, Reduce, Resize, Set, Scale, Sobel, Split, SubRS, SubS, Sum, Threshold, Zero
HLS IP 集成 LogiCORE IP FFT 和 FIR Compiler (hls_fft.h, hls_fir.h, ap_shift_reg.h)
HLS 线性代数 支持以下功能:cholesky, cholesky_inverse, matrix_multiply, qrf, qr_inverse, svd (hls_linear_algebra.h)
HLS DSP 支持以下功能:atan2, awgn, cmpy, convolution_encoder, nco,  qam_demod, qam_mod, sqrt, viterbi_decoder (hls_dsp.h)

开发者专区

对于想要缩短开发时间并确保可扩展性和重复使用的 FPGA 设计人员而言,Xilinx 可提供一系列综合而全面的解决方案来解决硬件开发、系统级集成以及实现过程中的各种瓶颈问题,这些解决方案从基于 C 的设计抽象到 IP 即插即用无所不包。

software-tile
Xilinx 软件开发环境和嵌入式平台提供一全套熟悉的、功能强大的工具、库和方法。
加速专区
Xilinx UltraScale 和 UltraScale+ FPGA 为硬件及应用开发人员助力于世界最大、最具创新性的云计算服务领域。
hardware-tile
Xilinx 器件将传统的可编程逻辑应用带入集成可编程系统的时代,以充分利用系统集成的优势。
revision-tile
Xilinx 为部署高级高效率神经网络、算法及应用提供各种机器学习解决方案,包括开发协议栈及硬件平台。
system-tile
Xilinx 与 The Mathworks 和 National Instruments 等世界级合作伙伴密切合作,以无与伦比的系统性能实现快速系统开发。
的页面