2. IP 核
  3. 10GbE TCP Offload Engine IP core (TOE10G-IP)

10GbE TCP Offload Engine IP core (TOE10G-IP)

要求信息

产品描述

TCP Offloading Engine (TOE10G) IP core is the epochal solution implemented without CPU. Usually TCP processing is complicated and needs expensive high-end CPU. Because TOE10G-IP core automatically takes over all functions of TCP/IP protocol which needs high-speed operation by hardware logic only. This IP product includes reference design for AMD FPGAs. It helps you to reduce development time.

Design Gateway provide demo file for AMD FPGA boards. You can evaluate TOE10G-IP core on real board before purchasing. Please visit http://www.dgway.com/TOE-IP_X_E.html

主要特性与优势

  • All pure hardware 10GbE TCP/IP stack implementation
  • Support IPv4 protocol
  • Support Full Duplex
  • Support both Server and Client mode (Passive/Active open and close)
  • Support Jumbo frame
  • Transmit/Receive buffer size, programmable on HDL for optimized resource
  • Simple data interface by standard FIFO interface
  • Simple control interface by standard register interface
  • One clock domain interface by fixed 156.25 MHz clock frequency
  • Provide free evaluation bit file for FPGA Development Kits (1 hour time limited)
  • Rerference design is included in IP core product

特色技术文档

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证？ 片 LUT BRAM DSP48 CMT GTx FMAX (Mhz)
VIRTEX-UP Family XCVU9P -2 Vivado 2020.1 Y 704 3807 34 0 0 0 156
Zynq-UP-MPSoC Family XCZU9EG -2 Vivado 2020.1 Y 736 3806 34 0 0 0 156
VIRTEX-7X Family XC7VX485T -2 Vivado 2020.1 Y 1347 3828 36 0 0 0 156
KINTEX-7 Family XC7K325T -2 Vivado 2020.1 Y 1326 3827 36 0 0 0 156
Zynq-7000 Family XC7Z045 -2 Vivado 2017.4 Y 1361 3827 36 0 0 0 156
KINTEX-U Family XCKU040 -2 Vivado 2017.4 Y 760 3808 34 0 0 0 156

IP 质量指标

综合信息

数据创建日期 Sep 19, 2023
当前 IP 修订号 1.17
当前修订日期已发布 Mar 16, 2022
第一版发布日期 Oct 01, 2014

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 10
可否提供参考？ Y

交付内容

可供购买的 IP 格式 Netlist
源代码格式 VHDL
是否包含高级模型？ N
提供集成测试台 N
是否提供代码覆盖率报告？ N
是否提供功能覆盖率报告？ N
是否提供 UCF？ UCF
商业评估板是否可用？ Y
评估板所用的 FPGA Virtex UltraScale+
是否提供软件驱动程序？ N/A
驱动程序的操作系统支持 NA

实现方案

代码是否针对 Xilinx 进行优化？ N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Xilinx XST
是否执行静态时序分析？ N
AXI 接口 AXI4
是否包含 IP-XACT 元数据？ N

验证

是否有可用的文档验证计划？ No
测试方法 Directed Testing
断言 N
收集的覆盖指标 None
是否执行时序验证？ N
可用的时序验证报告 N
所支持的仿真器 Xilinx lSim

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 ZCU102, VCU118, KCU105, VC707, KC705, ZC706,
已通过的行业标准合规测试 N
特定的合规测试 N/A
测试日期 May 01, 2022
是否提供测试结果？ N