DSP: 最佳结果设计

利用Virtex-4 FPGA所实现的高性能DSP

第1章

• 数字信号处理设计挑战
  我们对提供高品质音频、视频和数据（或全部三项功能）的电子设备永不满足的追求，推动了处理这些信号所需的处理能力的螺旋式上升。 基础设施和客户端设备中的数字信号处理(DSP)系统都必须提供不断增加的性能和灵活性以应对这些新的需求，同时还必须具有更大的可扩展性，以保证系统扩展时更节约成本。

第2章

• XtremeDSP设计考虑
  本章对XtremeDSP™ 数字信号处理（DSP）部件 - DSP48 Slice（块）进行了详细的技术介绍。

  DSP48块是被称为“专用组合模块”(ASMBL)的Xilinx开发模块的新组件。 本模块的目的是为现有的可编程器件提供最佳的逻辑、存储器、I/O、处理器、时钟管理和数字信号处理功能。 ASMBL是一款高效的FPGA开发模块，可以为不同的应用领域提供现成的灵活的解决方案。

第3章

• DSP48 块算术功能
  DSP48 块可以高效地执行大量的算术功能，包括加法器、减法器、累加器、MAC、乘法多路复用器、计数器、除法器、平方根函数和移位器。 DSP Tile中任选的流水线长度（级数）确保了高性能算法功能的实现。 DSP48 Column的结构及相关布线在DSP Tile间实现了快速的数据传输，并减少了到FPGA结构的布线阻塞。 本章将介绍如何使用DSP48 块来实现某些基本的算法功能。

第4章

• MAC FIR滤波器
  
  本章描述采用DSP48 块在Virtex™-4器件中实现乘累加（MAC）有限脉冲响应（FIR）滤波器。
  由于Virtex-4 架构灵活，面向特定的应用要求构建FIR滤波器是可行的。
  创建优化的串行滤波器结构不仅可以节约资源，还可以节省潜在的时钟周期。

  本章还阐述了2种顺序滤波器架构：单乘法器和双乘法器MAC FIR滤波器。 还提供了DSP、VHDL和Verilog格式的System Generator参考设计。
  这些参考设计允许改变滤波器参数，包括系数和抽头数。
  

第5章

• 并行FIR滤波器
  
  本章描述了在一个Virtex-4器件中使用DSP48 块实现高性能、并行、全精度FIR滤波器。
  由于Virtex-4架构灵活，面向特定的应用要求构建FIR滤波器是可行的。
  创建优化的、并行滤波器不仅可以节省资源，还可以节省潜在的时钟周期。

  本章还阐述了２种并行滤波器架构：转置和脉动并行
  FIR滤波器。 VHDL和Verilog格式的参考设计允许改变滤波器参数，包括
  系数和抽头数。

第6章

• 半并行FIR滤波器
  本章介绍了如何使用Virtex™-4 DSP48 块来实现半并行（硬件折叠）、全精度的FIR滤波器。 由于Virtex-4 架构灵活，面向特定的应用要求构建FIR滤波器是可行的。 具有半并行特性的最优化滤波器结构能够节省硬件资源和潜在的时钟周期。 因此，可以创建半并行特性的最优化滤波器结构，同时避免硬件资源和时钟周期的耗尽。

  本章还阐述里种半并行滤波器架构：采用分布式RAM的４乘法器FIR滤波器和采用块RAM的３乘法器FIR滤波器。 这些滤波器说明了如何通过使用现有的时钟周期和硬件折叠技巧来保存资源。 还提供了DSP、VHDL和Verilog格式的System Generator参考设计。 该参考设计允许修改滤波器参数，包括系数和抽头数。

第7章

• 多通道FIR滤波器
  这一章讲述了在实现一种应用较广的DSP——多通道FIR滤波器时，如何使用Virtex™-4 DSP器件的高级特性。 多通道滤波器被用来对多个输入数据流进行滤波，在通信、多媒体等领域被广泛使用。