旨在实现超低时延 (ULL) 性能
为确定性的高性能交易执行实现不足 3ns 的收发器时延
自定义算法与支持人工智能的交易战略
开发者可使用传统 FPGA 设计以及开源 PyTorch 开发流程将低时延 AI 模型整合到交易系统中
面向广泛的金融科技
应用
面向算法交易、交易前风险分析以及市场数据交付的硬件加速
旨在实现超低时延交易
交易的快速执行
Alveo™ UL3524 由针对电子交易构建的最新 Virtex UltraScale+™ FPGA 提供支持。该器件采用突破性的收发器架构为世界级的交易执行实现不足 3ns 的时延 *，与以前的 FPGA 技术 ** 相比，性能锐增 7 倍。
自定义算法与支持人工智能的交易战略
硬件灵活应变
Alveo UL3524 加速卡支持 64 个超低时延收发器、780K LUT 的 FPGA 架构以及 1,680 个 DSP 计算 Silce，旨在加速硬件中的自定义交易算法，交易人可以根据变化莫测的战略及市场条件定制其设计。
Alveo UL3524 加速卡由面向传统 FPGA 流程的 Vivado™ Design Suite 提供支持。此外，AMD 还为开发人员提供社区支持的开源 FINN 开发框架，可将低时延 AI 模型部署在高性能交易系统中。
金融科技应用
资本市场的竞争优势
自营交易公司、对冲基金、做市商、券商以及数据供应商均可针对 UL3524 算法交易、交易前风险管理以及市场数据交付等部署 Alveo™ UL3524 加速器。硬件加速、FPGA 灵活性和低时延网络的融合，可确保广泛使用案例中的高性能和高确定性。
ULL 算法交易
从复杂的算法交易到做市服务
交易前风险管理
以超低时延执行交易前风险评估与合规性
市场数据交付
为券商及交易所提供可靠的实时市场数据
资源
开始设计
Alveo UL3524 加速器由使用 Vivado™设计套件的传统 RTL 开发流程提供支持。评估时延和性能、测试该卡其它功能的参考设计在 GitHub 库中提供。
需要通过特殊许可，才能启用目标 Virtex™ UltraScale+ 器件。开发人员可通过申请访问 Alveo UL3524 专区来获得许可并访问其它技术文档。
与服务器兼容
灵活的部署
Alveo UL3524 加速卡可部署在 1U、2U 及 4U 服务器上，灵活满足不同的服务器机架及外形需求。
1U Hypertec Orion HF X410R-G6 高频服务器现已上市，针对 Alveo UL3524 加速卡配备了定制散热系统。欢迎与我们联系，了解更多详情。
联系我们
产品咨询
Alveo™ UL3524 现已投入生产并已发货。欢迎与我们联系，了解产品问题、定价以及交付时间
注册获取金融科技产品更新
进入我们的用户列表，了解金融科技 FPGA 加速解决方案的最新更新。
* AMD 性能实验室于 2023 年 8 月 16 日对 Alveo UL3524 加速卡进行的测试，使用 Vivado Design Suite 2023.1，在 Vivado Lab（硬件管理器）2023.1 上运行。基于 GTF 时延基准设计，其经过配置，可在内部近端回送模式下启用 GTF 收发器。GTF TX 和 RX 时钟在 180 度相移情况下，工作频率相同，约为 644MHz。GTF 时延基准设计通过闭锁单个自由运行计数器的值来测量硬件时延。时延是指 TX 数据在 GTF 收发器位置锁存与其在导回 FPGA 架构之前在 GTF 接收器位置锁存的时差。时延测量结果不包括协议开销、协议帧、可编程逻辑 (PL) 时延、TX PL 接口设置时间、RX PL 接口时钟至输出以及包无线传输时间等时延来源。基准测试运行 1000 次，每次测试 250 帧。引用的测量结果基于 GTF 收发器“RAW 模式”，其中该收发器的物理介质附件 (PCS) 将数据“按原样”传给 FPGA 架构。在该配置的所有测试运行中，时延测量结果是一致的。系统制造商可能会改变配置，进而会有不同的结果。ALV-10
** 基于 Virtex UltraScale+ GTY 收发器与超低时延 GTF 收发器的仿真比较。