16 端口 CPRI 开关演示设计

随着无线走向高密度、CRAN 操作以及为实现更高覆盖范围而部署小型蜂窝的兴起,去程链路正同时面临两大挑战:一是带宽 (BW),二是需要能够服务正在部署的异构网络。  Xilinx 围绕交换需求提供解决方案,为大量远程无线电头端 (RRH) 提供服务,具体包括基带处理单元(IQ 交换)、用于服务少量 RRH 菊花链或其它连接方式的轻量级以太网交换机以及无需使用更多光纤或其它技术即可有效增大去程带宽的 IQ 压缩

概念验证概要

该演示设计利用 Xilinx CPRI IP、I/Q 交换机 IP 以及轻量级以太网交换机 IP 提供可扩展、可重新配置的去程网络解决方案,可在中央基带处理资源与远程无线电单元之间实现互连。   该演示可实现能够在 CPRI rate 8 (10.137Gbps) 下工作的 16 端口交换机(8 个从串行 BBU I/F 和 8 个主控远程无线电链路)。该设计充分发挥 Xilinx CPRI、I/Q 交换机以及轻量级以太网交换机 IP 的优势,所提供的参考去程交换解决方案理想适用于有关 Xilinx UltraScale 器件(支持 ASIC 类串行收发器)的实现方案。

主要特性

  • 16x CPRI 端口:8 个从串行 BBU I/F 和 8 个主控远程无线电链路
  • PoC 设计支持 Xilinx LogiCORE CPRI IP CPRI rate 8 (10.137Gbps) 工作频率
  • 所有 CPRI IP 的共享时钟逻辑
  • 从同步模块可提供链路延迟测量值
  • 集成的 Microblaze 处理子系统可实现设计配置与控制
  • I/Q 交换机提供 AxC 级端对端或多播/广播交换功能
    • 每个内部端口多达 256 个时隙,支持超过 CPRI Rate 8 的速率
    • 两组数据及路由表,允许路由实时变动
    • 通过 AXI-Lite 接口、由微处理器控制的路由配置
    • 确定性时延
  • 低成本的 11 端口轻量级以太网交换机
    • 4 端口千兆位交换机:BBU、本地微处理器、调试、RRU 聚合器/解聚合器
    • 8 端口聚合器/解聚合器支持最大工作频率为 100Mbps 的 RRU CPRI 端口
    • 2048 字节的最大以太网帧字节
    • 自动及手动地址学习
    • 64 个条目的地址表
  • 支持 UltraScale™ 器件

应用

需要一个可配置的 CPRI 交换解决方案来最大限度地降低去程网络成本,该成本可随带宽需求的提升而上升,也可随基带处理资源与远程无线电单元之间的距离的延长而增加。   基带处理集中化 (CRAN) 等架构开发可通过更好地利用共享网络资源来提供资本及运营成本优势。  然而,去程网络灵活性会受到端对端 BBU-RRU 链路的限制。

图 1 中所示的简化无线系统部署一个 CPRI 交换机来提高去程网络灵活性。 该图形示例配置展示了集中基带处理池怎么能够利用一个 CPRI 交换机连接两个托管 4 个天线的远程站点。

16X16-iq-switch
图 1 — 使用一个 CPRI IQ 交换机的简化无线系统

架构

了解更多有关 Xilinx 无线通信解决方案的信息,敬请访问无线 IP 和参考设计页面。

要通过高速串行收发器链路实现交换,一个 CPRI 交换机可通过其 BBU 和 RRU 接口实现 8 个 CPRI IP 核。  如图 2 所示,CPRI 交换子系统可通过本地微处理器接口进行配置和控制。  此外,PoC 设计还包含所需的时钟生成及缓存资源。    

图 3 所示的 CPRI 交换子系统架构显示,单个路径的专用总线接口连接可减少路由阻塞。 红色界面中所示的串行链路连接至 CPRI BBU 及 CPRI RRU 子系统,其不仅可解串该链路数据流,而且还可通过相应的 IP 接口实现 I/Q 与以太网的数据交换。  下行链路(蓝色)与上行链路(绿色)I/Q 数据路径通过同步模块路由,该模块可管理同步信号并对齐上行链路数据流。  轻量级以太网交换机提供一个用于 BBU CPRI 子系统的千兆位链路(橙色)和 8 个用于每个远程无线电单元的解聚合以太网链路。  CPRI 和交换 IP 可通过 AXI4-Lite 接口(灰色)在微处理器控制下配置。

图 2 - CPRI IQ 交换机设计

点击放大图片

图 3 — CPRI IQ 交换机架构

IQ 交换机架构

该 I/Q 交换机能够将任何输入时隙信号路由到任何输出端口时隙。此外,一个输入时隙信号也可路由到多个输出端口(多播/广播)。为实现这一功能,该交换架构按照 2D BRAM 阵列实现,其可配置为双端口存储器。输入数据帧在每个 BRAM 中连续不断地复制,以便每个输入端口都能访问帧内的任何 I/Q 采样。一个额外的 BRAM 用于提供映射,以便来自帧内任何时隙的数据能够路由至任何输出端口上的任何时隙。其它模块提供去歪斜时序同步功能。

图 4 — IQ 交换机架构
图 4 — IQ 交换机架构

轻量级以太网交换机架构

该交换机架构以共享在多个下游(无线电)链路之间提供的带宽为基础,在系统正常工作中,几乎不需要以太网流量。  在 PoC 示例中,8 个下游 CPRI 链路通过聚合器/解聚合器连接,可与主交换机共享同一个连接。  为了简单起见,8 个 CPRI 无线电链路在图 5 中只显示了 3 个

图 5 — 轻量级以太网交换机架构
图 5 — 轻量级以太网交换机架构

验证

该 CPRI 交换机组件一直使用 UVM 方法单独验证。 所选交换机配置的工作一直通过仿真验证。