I/Q 交换机概念验证

随着无线走向高密度、CRAN 操作以及为实现更高覆盖范围而部署小型蜂窝的兴起,去程链路正同时面临两大挑战:一是带宽 (BW),二是需要能够服务正在部署的异构网络。  Xilinx 围绕交换需求提供解决方案,为大量远程无线电头端 (RRH) 提供服务,具体包括基带处理单元(IQ 交换)、用于服务少量 RRH 菊花链或其它连接方式的轻量级以太网交换机以及无需使用更多光纤或其它技术即可有效增大去程带宽的 IQ 压缩

概念验证概要

这一概念验证设计可为在基于 CPRI 的无线系统中的使用提供一个 16 端口 (8x8) IQ 交换机。该交换机按照双时钟 4x4 阵列实现,可提供 8 个输入和 8 个输出端口。两个 8x8 交换机的实例将提供一个完整的上行及下行链路、任意端口对任意端口系统。

主要特性

  • 8 个输出输入端口
  • 任何输入端口都可以路由到任何输出端口
  • 工作频率达 CPRI Rate 8 (10.137Gps)
  • 32 位输入及输出端口数据位宽
  • 该交换机内部工作频率高达 614.4MHz(CPRI rate 8 频率的 2 倍),可提供一个 8x8 交换机,而内部则可实现一个 4x4 交换机,从而可减少逻辑使用
  • 每个内部端口最多有 256 个时隙,可针对高于 CPRI Rate 8 的速率(1 个基本帧 = Line Rate 8 速率下的 80 个时隙)提供支持
  • 两组数据及路由表,允许路由实时变动
  • 输入到输出的延迟具有确定性
  • 这种交换机路由配置通过 AXI-Lite 接口在微处理器控制下进行
  • 支持 UltraScale™ 器件

应用

IQ 交换机适用于无线系统,使用的架构可针对在基带单元、无线电单元或 C-RAN 汇聚器中的使用进行扩展。图 1 是一个简化的应用。

图 1 — 使用 IQ 交换的简化无线系统
图 1 — 使用 IQ 交换的简化无线系统

架构

该 IQ 交换机能够将任何输入时隙信号路由到任何输出端口时隙。此外,一个输入时隙信号也可路由到多个输出端口(多播/广播)。为实现这一功能,该交换架构按照 2D BRAM 阵列实现,其可配置为双端口存储器。输入数据帧在每个 BRAM 中连续不断地复制,以便每个输入端口都能访问帧内的任何 IQ 采样。一个额外的 BRAM 用于提供映射,以便来自帧内任何时隙的数据能够路由至任何输出端口上的任何时隙。其它模块提供去歪斜时序同步功能。

图 2 — IQ 交换机架构
图 2 — IQ 交换机架构

资源利用率

所选配置的资源利用如下所示:

配置 RAMB18s LUTs
16 个端口 (8x8)
28 1000
32 个端口 (16x16) 88 4000

提供

该 IQ 交换机按照 IQ 交换机下载区中提供的软件包提供。软件包包含:

  • 按照 8x8 端口配置的 IQ 交换机。
  • 在 Vivado 中实现设计的示例设计和脚本
  • 测试台和仿真脚本

验证

IQ 交换机一直使用 UVM 方法验证。