2. 开发者工具
  3. Vivado 概述
  4. Vivado ML
点击放大图片

Vivado ML

by: Xilinx, Inc

免费下载 Vivado™ ML 标准版。 购买企业版（起价为 2995 美元）。

Edition:
Download from Download Center
Product Add-Ons:

功能

新增功能
vivado-ml-software-box-2-1

2022.2 新增功能

  • 推出适用于 Versal™ ACAP 和 Kria™ SOM 的Power Design Manager
  • 与手动执行相比，使用 Versal 器件支持的 IDR（智能设计运行）可使 QoR 平均提升 5%*
  • 使用增量编译流程的 UltraScale+™ 架构设计，可将编译时间加速 1.4 倍
  • 在 Versal 器件上实现基于项目模式的 DFX 抽象 shell 支持
  • 在 Versal Premium SSI 器件上启用 DFX 支持
查看 Vivado ML 的新增功能
功能和许可选项

功能

  • Vivado ML 标准版: 这是一款免费提供的划时代的设计环境。可立即免费访问一些基本的 Vivado 性能和功能。
  • Vivado ML企业版：  这是设计套件的付费版本，包括对所有 AMD 器件的支持。 您可以通过从“Edition”下拉菜单中选择“Enterprise”来购买。
Vivado ML Edition 功能 Vivado ML 标准版 Vivado ML 企业版 Vivado 实验室版
许可选项 免费 30 天评估（免费）
可在 AWS Marketplace 上点播观看
NL: $2995
FL: $3595		   
器件支持 AMD 限量器件 所有 AMD 器件   
Vivado IP Integrator   
Dynamic Function eXchange   
Vitis 高层次综合   
Vivado Simulator   
Vivado Device Programmer
Vivado Logic Analyzer
Vivado 串行 I/O Analyzer
调试 IP (ILA/VIO/IBERT)   
综合和布局布线   
Vitis Model Composer 购买  NL - $500
FL - $700		 购买  NL - $500
FL - $700		   
存储器推荐

Vivado ML 版的最小系统内存推荐

下表是每个目标器件的典型及峰值 Vivado 内存使用情况。AMD 建议，至少要有足够的物理系统内存来应对高峰内存使用情况。

注:

  1. 内存使用随 LUT 和 CLB 利用率的提升而增加。以下数字是在平均 LUT 利用率约为 75% 的情况下产生的。
  2. 时序限制的大小和复杂性直接影响内存需求。
  3. 以下数字是在单个综合和实现运行中在脚本批处理模式下使用 Vivado 生成的。
  4. 32 位系统不适于这些器件。   
  5. 使用 3GB 存储器的 Windows 32 位系统的配置可参照 答复记录 14932。
Windows / Linux (64 位)
器件 典型值 峰值
所有器件* 20 32
Windows / Linux (64 位)
器件 典型值 峰值
XCKU3P 7 13
XCKU5P 7 13
XCKU9P 8 13
XCKU11P 9 13
XCKU13P 10 14
XCKU15P 10 15
Windows / Linux (64 位)
器件 典型值 峰值
XCVU3P 11 19
XCVU5P 12 19
XCVU7P 15 24
XCVU9P 20 32
XCVU11P 22 32
XCVU13P 28 47
XCVU19P 48 64
Windows / Linux (64 位)
器件 典型值 峰值
XCZU2EG 3 5
XCZU3EG 4 6
XCZU4EV 5 5
XCZU5EV 6 9
XCZU6EG 7 10
XCZU7EV 8 11
XCZU9EG 10 14
XCZU11EG 11 18
XCZU15EG 11 18
XCZU17EG 12 18
XCZU19EG 14 21
Windows / Linux (64 位)
器件 典型值 峰值
XCZU21DR 10 14
XCZU25DR 11 14
XCZU27DR 13 17
XCZU28DR 14 17
XCZU29DR 14 17
Windows / Linux (64 位)
器件 典型值 峰值
XCKU025 5 7
XCKU035 5 7
XCKU040 5 7
XCKU060 7 11
XCKU085 9 14
XCKU095 9 14
XCKU115 9 14
Windows / Linux (64 位)
器件 典型值 峰值
XCVU065 7 11
XCVU080 5 12
XCVU095 9 14
XCVU125 10 16
XCVU160 14 20
XCVU190 18 24
XCVU440 32 48
Windows / Linux (64 位)
器件 典型值 峰值
XC7V585T 4 6
XC7V2000T 10 16
XC7VX330T 3 5
XC7VX415T 3 5
XC7VX485T 4 5
XC7VX550T 4 6
XC7VX690T 5 7
XC7VX980T 7 9
XC7VX1140T 5 10
XC7VH580T 4 6
XC7VH870T 6 5
Windows / Linux (64 位)
器件 典型值 峰值
XC7K70T 1.6 2.5
XC7K160T 2 3
XC7K325T 3 4
XC7K355T 3 5
XC7K410T 3 5
XC7K420T 3 5
XC7K480T 4 6.5
Windows / Linux (64 位)
器件 典型值 峰值
XC7A15T 2 3
XC7A35T 2 3
XC7A50T 2 3
XC7A75T 2 3
XC7A100T 2 3
XC7A200T 2.5 3.5
Windows / Linux (64 位)
器件 典型值 峰值
XC7Z010 1 1.6
XC7Z015 1.3 1.9
XC7Z020 1.3 1.9
XC7Z030 1.8 2.7
XC7Z035 3 5
XC7Z045 3 5
操作系统

AMD 在 x86 和 x86-64 处理器架构上支持以下操作系统。

  • Windows 更新：10.0 1809 Update; 10.0 1903 Update; 10.0 1909 Update; 10.0 2004 Update
  • RHEL 7 / Cent OS 7​: 7.4, 7.5, 7.6, 7.7, 7.8, 7.9
  • RHEL 7 / Cent OS 7​: 7.4, 7.5, 7.6, 7.7, 7.8, 7.9
  • RHEL 7 / Cent OS 7​: 7.4, 7.5, 7.6, 7.7, 7.8, 7.9
  • Ubuntu: 16.04.5 LTS;16.04.6 LTS; 18.04.1 LTS; 18.04.2 LTS, 18.04.3 LTS; 18.04.4 LTS; 20.04 LTS; 20.04.1 LTS

注意：请参阅 PetaLinux 工具文档：参考指南（UG1144），了解有关使用 PetaLinux 支持的操作系统安装要求的更多信息。

架构支持

下表列出了 Vivado ML 标准版与 Vivado ML 企业版中商业产品的架构支持。对于非商业产品支持，Vivado ML 标准版支持所有 AMD 汽车器件，作为工具中的量产器件提供。

架构 Vivado ML 标准版 Vivado ML 企业版
Zynq™ 7000 SoC • XC7Z007S、XC7Z010、XC7Z012S、XC7Z014S、XC7Z015、XC7Z020、和 XC7Z030  • 所有器件

Zynq UltraScale+™ MPSoC

 • XCZU1EG、XCZU1CG、XCZU2EG、XCZU2CG、XCZU3EG、XCZU3CG XCZU4EG、XCZU4CG、XCZU4EV、XCZU5EG、XCZU5CG、XCZU5EV、XCZU7EV、XCZU7EG、和 XCZU7CG • 所有器件
Zynq UltraScale+ RFSoC • 无 • 所有器件
Alveo™ 数据中心加速器卡 • 所有器件 • 所有器件
Kria™ SOM • 所有器件 • 所有器件
Versal™ ACAP • 无

Versal AI Core 系列：
• VC1902
• VC1802

Versal Prime 系列：
• VM1802
Virtex™ FPGA

Virtex 7 FPGA:
• 无

Virtex UltraScale FPGA:
• 无

Virtex 7 FPGA:
• 所有器件

Virtex UltraScale FPGA:
• 所有器件

Virtex UltraScale+ FPGA:
• 所有器件

Virtex UltraScale+ HBM FPGA:
• 所有器件

Virtex UltraScale+ 58G PAM4 FPGA:
• 所有器件
Kintex™ FPGA

Kintex 7 FPGA:
• XC7K70T、XC7K160T

Kintex UltraScale FPGA:
• XCKU025、XCKU035

Kintex UltraScale+ FPGA:
• XCKU3P、XCKU5P

Kintex 7 FPGA:
• 所有器件

Kintex UltraScale FPGA:
• 所有器件

Kintex UltraScale+ FPGA:
• 所有器件
Artix™ FPGA
Artix 7 FPGA:
• 所有器件

Artix UltraScale+ FPGA:
• 所有器件
  

Artix 7 FPGA:
• 所有器件

Artix UltraScale+ FPGA:
• 所有器件
Spartan™ 7 FPGA • 所有器件
 • 所有器件

技术文档

按功能类别或工作负载搜索和过滤文档

Default Default 标题 文件类型 日期

视频

搜索和过滤视频

Default Default 标题 日期

培训

免费 Vivado ML 培训课程

Vivado ML 培训课程

注册开发者计划后，即可访问以下免费的 Vivado ML 培训课程。

使用 Vivado Design Suite 设计 FPGA

视频标题 说明
FPGA 简介 概述了 FPGA 体系结构，并描述了 FPGA 的优势、应用和主要构建模块。
FPGA & 自适应 SoC 系列 推出 7 系列和 UltraScale™ FPGA、基于堆叠硅互连的 3D IC 器件、Zynq™ 7000 SoC、Zynq UltraScale+™ MPSoC 和自适应计算加速平台 (ACAP)。
Vivado Design Suite 简介 描述各种设计流程和 Vivado IDE 在流程中的作用。
Vivado Design Suite 基于项目的流程 介绍 Vivado Design Suite: 中基于项目的流程：创建项目、向项目添加文件、探索 Vivado IDE 以及模拟设计。
Vivado Design Suite 非项目模式 描述使用非项目批处理模式的设计流程，包括使用设计分析命令以及如何在非项目模式下管理约束。
UltraFast 设计方法：开发版与器件规划 介绍本课程中涵盖的方法指南以及 UltraFast 设计方法检查表。
RTL 开发 涵盖 RTL 和 RTL 设计流程、编码指南推荐、使用控制信号和复位建议。
行为模拟 描述行为仿真的过程和 Vivado IDE 中可用的仿真选项。
Vivado 综合、实现和比特流生成 查看根据设计场景创建时序约束、综合和实现设计，以及生成比特流(可选)并将其下载到演示板。
Vivado Design Suite I/O 引脚规划 使用 I/O 引脚规划布局在设计中执行引脚分配。
Vivado IP 流程 定制 IP，实例化 IP 并验证设计 IP 的层级。
Vivado ML 培训课程（优惠）

其它折扣培训课程

您在寻找其它点播培训课程吗？当您加入开发者计划时，您还可以享受部分课程 50% 的折扣优惠！

1.使用您的 AMD 开发者帐户登录 https://lmstraining.xilinx.com

2.在搜索框中搜索开发者计划，填充折扣课程

3.购买并启动设计

视频标题 说明
使用 Vivado Design Suite 设计 FPGA （一） 本课程不仅将介绍 Vivado™ Design Suite 的入门信息，而且还将为那些未接触过 FPGA 设计的设计人员介绍 FPGA 设计流程。
使用 Vivado Design Suite 设计 FPGA （二） 此课程基于“使用 Vivado Design Suite 设计 FPGA （一）“ 课程。 了解如何构建更有效的 FPGA 设计。
使用 Vivado Design Suite 设计 FPGA （三） 此课程内容进一步基于“使用 Vivado Design Suite 设计 FPGA 1 & 2“课程。了解如何有效地采用时序收敛技术。
使用 Vivado Design Suite 设计 FPGA （四） 了解如何使用 Vivado Design Suite 和 AMD 硬件的高级功能。重点是为源同步和系统同步接口应用时序约束、利用布局规划技术等。
Vivado ML 培训课程（付费）

付费课程

AMD FPGA 实操和嵌入式设计培训为您提供立即开始设计所需的基础知识。这些计划不仅面向不熟悉 FPGA 技术的工程师，还针对那些开发复杂连接功能、数字信号处理或嵌入式解决方案的有经验的工程师。联系当地的销售代表或授权培训机构，以了解贵公司是否还有培训名额。 了解更多