产品描述
大多数 DSP 系统内的主要元件是正弦波发生器，通常称为直接数字综合器（DDS）或数控振荡器（NCO）。尽管这些 DDS 函数在算法上很简单，但它们给硬件设计人员在实现函数时带来了巨大的挑战。例如，可能难以限制满足高 SFDR 要求或实现器件的最大时钟性能所需的内存量。通过利用 DDS 编译器内核，这些问题得以消除，实现时间只需点击一下即可。此外，这些工具还允许用户权衡 XtremeDSP™ 切片、块内存和逻辑等实现，以获得最适合其系统的解决方案。
主要功能与优势
- Phase Generator 和 SIN/COS Lookup Table 可以单独生成，但也可以使用可选的抖动电路同时生成两者以创建完整的 DDS 解决方案。
- 光栅化功能消除了由于截断误差引起的相位噪声
- 正弦、余弦或方波输出
- 每个通道的累积相位重新同步（可选）
- 查询表可分配给分布式或块 RAM
- 可选的 Phase Dithering 分散谱线能量以获得最大 SFDR（无杂散动态范围）
- Phase Dithering 或泰勒级数校正选项使用最少的 FPGA 资源提供宽动态范围信号
- 支持 SFDR（18dB 至 150dB）
- 多达 16 个时分通道
- 具有高达 48 位相位累加器（DSP 切片或 FPGA 逻辑）的低频分辨率
- 3 位到 26 位带符号输出采样精度
- 与 Vivado™ IP Catalog 和 Vitis Model Composer 联用
资源利用率
技术支持
器件系列:
- Artix UltraScale+
- Virtex UltraScale+
- Kintex UltraScale+
- Virtex UltraScale
- Kintex UltraScale
- Zynq-7000
- Virtex-7
- Kintex-7
- Artix-7
- Spartan-6
- Spartan-7
- Virtex-6
- Virtex-5
- Virtex-4
- Spartan-3A DSP
- Spartan-3A
- Spartan-3E
- Spartan-3
- Versal AI Core Series
- Versal Prime Series
- Versal Premium Series
- Versal HBM Series
- Versal AI Edge Series
- Versal Net Series
主要资料
Default
Default
标题
文件类型
日期