10 Gigabit Ethernet Media Access Controller (10GEMAC)

概述

产品描述

如需 UltraScale 和 UltraScale+ 器件支持,敬请参考 10G/25G Ethernet 子系统

设计符合 IEEE 802.3-2012 规范

AMD 为 10 Gb 每秒(Gbps)以太网媒体访问控制器(用于连接 10 Gbps 以太网(10GE)系统内的物理层器件)的接口功能提供了可参数化 LogiCORE™ IP 解决方案。该内核设计适用于最新的 Kintex™ UltraScale™、Virtex™ UltraScale、 7 系列、 Virtex 6、Virtex 5、Virtex 4 和 Virtex-II Pro 和 Spartan™ 6 平台 FPGA,并且能完美的融合到设计流程中。

10GEMAC 内核的设计完全符合 IEEE 802.3-2012 规范,并且满足了 LAN、MAN 和 WAN 网络上互连网协议(IP)流量对高带宽的需求。

AMD 10GEMAC 核是众多 SystemIO 解决方案中又一款为通信设备提供了高性能互连技术并为实现新兴接口标准提供了灵活性的内核。该 MAC 核实现了 10 Gb 以太网标准中的链路功能内核的 10 Gb 媒体独立接口(XGMII)版本用于通过 XGMII 接口连接片外 PHY 器件或 XAUI、 DXAUI、RXAUI、10GBASE-R/KRLogiCORE。


主要功能与优势

  • 设计符合 IEEE 802.3-2012 规范的要求
  • 1588 硬件时间戳支持 ,可通过AXI 10G Ethernet IP找到
  • 可选 32 位低时延 10 G 以太网 MAC 或 64 位以太网 MAC,支持 10G 数据速率
  • 选择 PHY 层的外部 XGMII 或内部 FPGA 接口
  • 在客户端发送及接收接口上支持 AXI4-Stream 协议
  • 支持缺损空闲计数以实现最大数据吞吐量;在各种条件下保持最小 IFG 并提供线路速率性能
  • 针对所有设备支持包含带内 FCS 和不含带内 FCS 的缺损空闲计数
  • 全面的统计收集
  • 支持双向 802.3 和 802.1Qbb(基于优先级)流量控制
  • 提供 MDIO STA 主接口以管理 PHY 层
  • 支持 VLAN、巨型帧和 WAN 模式
  • 定制前导模式
  • 独立 TX 及 RX 最大传输单元 (MTU) 帧长度
  • 可任意定制;针对功能性的行业资源使用
  • 10G Ethernet MAC 与 10G/25G Ethernet MAC/PCS 器件编号捆绑。

资源利用率


技术支持

技术文档
Default Default 标题 文件类型 日期