10G/25G Ethernet Subsystem

  • 产品编号:
    • EF-DI-25GEMAC-PROJ
    • EF-DI-25GEMAC-SITE
    • EF-DI-25GBASE-KR-PROJ*
    • *MAC 单独销售
  • 许可证: Core License Agreement
概述

产品描述

LogiCORE™ IP 10G/25G 以太网解决方案提供一个速度为每秒 10 Gb 或 25 Gb 的以太网媒体接入控制器,该控制器在 BASE-R/KR 模式下与 PCS/PMA 集成,而在各种 BASE-R/KR 模式下与独立 PCS/PMA 集成。这个内核旨在与最新 UltraScale™ 和 UltraScale+™ FPGA 配合使用。

25G 以太网 IP 针对最新 25 Gb/s 以太网联盟标准设计,支持云数据中心要求,不仅可在服务器和顶架式交换机之间实现成本更低、性能更高的解决方案,而且还可将前面板密度提高 1 倍。

10G/25G IP 评估

上面的评估按钮可为 10G/25G 以太网 MAC + PCS 选项提供许可。如果您还需要使用 FEC、自动协商 (AN) 和/或链接训练 (LT),请在下面添加该评估授权密钥。(请参见订购页面,了解更多详情)


主要特性与优势

  • 针对 25G 以太网需求设计,符合 IEEE 802.3 Clause 49、IEEE 802.3by 以及 25G 以太网联盟规定的 10/25 Gb/s 工作标准
  • 低延迟 64 位或 32 位 10G 以太网 MAC 和 BASE-R IP
  • 10G 以太网 MAC(64位)独立
  • 10G/25G 以太网 MAC 与 BASE-R 或 BASE-KR 分别根据选项收取许可费用(见 订购页面)
  • 独立 BASE-R IP 免费提供,不需要许可密钥
  • 10G 和 25G 可针对 UltraScale 进行切换
  • 支持多个实例化,可达 4 个
  • MAC + PCS / PMA 802.1CM (802.3br / 802.1bu) 用于 64-bit Base-R 10G/25G Ethernet MAC/PCS,具有抢占功能
    • 带有额外许可费用的选项(请查阅订单页面
  • 以数据包为中心的简单用户界面
  • 全面的统计收集
  • 所有主要功能指示器的状态信号
  • IP 网表、示例测试脚本及 Vivado® 设计套件工具随包含功能收发器封装的顶层封装提供,可编译脚本
  • BASE-R PCS 子层工作速率为 10 Gb/s 或 25 Gb/s
    • Auto-Negotiation(可选)
    • 可选 FEC 子层
  • 定制前导模式

资源利用率


技术支持

技术文档
文件类型
Clear
Results per page
  • 30
  • 60
  • 120
  • 150
Default Default 标题Arrow UpArrow Down 文件类型Arrow UpArrow Down 日期Arrow UpArrow Down
List LayoutList
Results 1-4 of 4
Document
文件类型: Product Briefs
The IEEE 802.3by Reed-Solomon Forward Error Correction core implements the Reed-Solomon Forward Error Correction (RS-FEC) sublayer for 25GBASE-R PHY as described in IEEE P802.3by.
Webpage
文件类型: Product Guides
按 25G 以太网联盟指定的方式实现含物理编码子层 (PCS) 的 25G 以太网媒体访问控制器 (MAC)。支持 MAC 和 PCS/PMA 或者独立 PCS/PMA 以供使用。
Webpage
文件类型: Product Guide
Implements the 25G Ethernet Media Access Controller (MAC) with a Physical Coding Sublayer (PCS) as specified by the 25G Ethernet Consortium. MAC and PCS/PMA or PCS/PMA alone are available.
Associated File(s):
Document
文件类型: Application Notes
This application note targets the Ethernet designs of UltraScale architecture that require dynamic switching between 1Gb/s to 10Gb/s using high-speed serial I/O links.
Results 1-4 of 4