JESD204

• 针对 JEDEC® JESD204C.1 标准精心设计
• 在 AMD Versal™ 自适应 SoC 上支持 GTY、GTYP 和 GTM（仅限 NRZ）收发器
• 在 AMD UltraScale+™ 和 AMD UltraScale™ 器件上支持 GTH 和 GTY 收发器
• 不仅每内核支持多达 8 个信道，而且还可使用多个内核支持更多信道
• 支持 64B66B 和 8B10B 链路层
• 支持 64B66B 链路层上的 FEC 编码 (TX) 和解码 (RX)
• 在 64B66B 链路层上支持 CRC-12、CMD 和 FEC 元数据模式
• 在 64B66B 链路层上支持 0 和 1 子类，而在 8B10B 链路层上则支持 0、1 和 2 子类

• 当与 Versal 自适应 SoC 的 Versal 自适应 SoC 收发器向导以及用于 UltraScale 和 UltraScale+ 器件的 JESD204_PHY 内核一起使用时，提供物理及数据链路层函数

注：Versal 自适应 SoC 收发器向导直接由 JESD204C 内核使用，不再需要 JESD204_PHY。

• AXI4-Lite 配置接口
• AXI4-Stream 数据及命令接口
• 可使用 JESD204_PHY 内核或 Versal 自适应 SoC 收发器向导在 TX 和 RX 内核之间共享收发器

• 支持的工具版本