UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34370

MIG DDR3 - JEDEC 规范;DDR3 SDRAM 复位引脚

描述


“MIG 设计助手”这一部分重点论述了 JEDEC 规范定义的复位引脚,因为该规范会应用于 MIG Virtex-6 和 7 系列 FPGA DDR3 设计中。

注意:本答复记录是 Xilinx MIG 解决方案中心的一部分(Xilinx 答复 34243)。 Xilinx MIG 解决方案中心可解决所有与 MIG 相关的问题。无论您是要使用 MIG 来进行新设计还是要解决问题,请使用 MIG 解决方案中心来指导您获取相应的信息。

解决方案


此复位引脚是 DDR3 存储器中的新增特性,它在第 3.3 节的“JEDEC 规范 JESD79-3 DDR3 SDRAM 标准”中进行了定义。

在存储器初始化过程中将会使用复位引脚,因此该引脚是必需的。因此,不能忽略引脚中的这一信号。请参阅《Virtex-6 存储器接口解决方案用户指南》或《7 系列存储器接口解决方案用户指南》的“设计指南”一节。

其它信息
(Xilinx 答复 47232) MIG 7 系列 - DDR3L 复位指南

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
51684 MIG 7 系列 DDR2/DDR3 - JEDEC 规范 N/A N/A

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
47232 MIG 7 系列 DDR3L - 满足 JEDEC 标准要求的 RESET# 建议 N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
34330 MIG Virtex-6 DDR2/DDR3 - JEDEC Specification N/A N/A
AR# 34370
日期 09/10/2012
状态 Active
Type 解决方案中心
器件 More Less
IP
的页面