UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35237

Spartan-6 FPGA GTP收发器设计咨询 – GPIO(用户输入输出管脚)到GTP的串扰/SSO(同时开关输出)准则

描述

测试表明,Spartan-6 FPGA的GTP收发器有可能受到临近 SelectIO bank 中用户管脚的干扰。因此,赛灵思针对bank0和bank2中管脚的使用提出了一些新的建议。本文中的使用建议目的在于尽量减小用户管脚对GTP收发器的影响。 在所有情况下,利用Spartan - 6 FPGA的SSO准则仍然需要遵循:http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf

解决方案


Spartan-6 FPGA GTP收发器位于晶片的顶端和底部。只有一个或者两个GTP_DUALs的器件,其GTP是位于晶片顶端的;含有四个GTP_DUALs的器件的GTP则分别位于晶片顶端和底部。位于晶片顶端的收发器靠近GPIO的bank0,底部的收发器则靠近bank2。按照GTP命名来说,MGT101和MGT123是靠近bank0的,MGT245和MGT267则靠近bank2。

为了尽可能减小相邻的GPIO bank对GTP性能的影响,请遵循以下建议。这些建议根据器件的封装分类如下。

FG(G)484:使用3.3V电平标准的一些额外建议

如果bank0中没有使用任何3.3V电平标准的GPIO(该封装中没有GTP临近bank2),除了遵循Spartan-6 FPGA数据手册(DS162)中有关SSO的建议外,我们并没有额外的建议。 Spartan-6 FPGA Data Sheet (DS162). 如果bank0中的某些GPIO需要使用3.3V电平标准,并且VCCO设为3.3V,则需要使用下表中提供的权重系数来计算可以使用的I/O数目。将所使用的每种类型的I/O数目乘以相应的权重系数,再把三种类型I/O所得的乘积相加,所得结果不能超过92。否则就会影响临近的GTP的性能。

FG(G)484封装中的I/O权重系数:
I/O类型 权重
单端输出 4
单端输入 2
差分输入/输出管脚 1

LX150T和 LX75T-FG(G)676: 不能使用的管脚及额外建议

为避免影响GTP收发器的性能,该封装的某些管脚不能作为活动I/O使用(可以作为输入输出恒定为1或0的管脚使用)。 下面描述的矩形区域中的管脚都应避免作为活动I/O使用。GCLK管脚应作为输入管脚。
  • Bank 0:
    • 行:A到K
    • 列:11到15
  • Bank 2:
    • Bank中所能使用的I/O,和它的电平标准密切相关。下面分明从3.3V和2.5V及以下的电平标准来叙述。
    • 列:12到16

LX150T-FG(G)676封装中的I/O权重系数:

Bank中所能使用的I/O,和它的电平标准密切相关。下面分明从3.3V和2.5V及以下的电平标准来叙述。

对于使用2.5V或者更低电压的电平标准,使用下表中的权重系数来计算可使用的I/O的最大数目(MGT101或者123使用时,需计算bank0中可使用的I/O数目;MGT245或者267使用时,需计算bank2中可使用的I/O数目。)将所使用的每种类型的I/O数目乘以相应的权重系数,再把三种类型I/O所得的乘积相加,所得结果不能超过80。否则就会影响临近的GTP的性能。
I/O类型 权重
单端输出 4
单端输入 2
差分输入/输出管脚 1

对于使用3.3V电平标准的I/O,需使用以下权重系数计算可使用的I/O数目。乘积和仍不得超过80。对于驱动强度较大的3.3V输出(>4mA),晶片上位于两侧的bank (bank1,3,4,5)总共可使用的I/O管脚不应超过100个;这些bank对于驱动力较弱的3.3V输出以及其他电平标准,只需满足DS162中列出的SSO限制。Spartan-6 FPGA Data Sheet (DS162).

Bank0:
I/O类型 权重
单端输出,驱动力>4mA 不允许
单端输出,驱动力=4mA 16
单端输入 ,驱动力>4mA 不允许
单端输出,驱动力=4mA 5


Bank2:
I/O类型 权重
单端输出,驱动力>4mA 4
单端输出,驱动力=4mA 3.2
单端输入 ,驱动力>4mA 2
单端输出,驱动力=4mA 1.6

LX100T-FG(G)676: 不能使用的管脚及额外建议

为避免影响GTP收发器的性能,该封装的某些管脚不能作为活动I/O使用。 下面描述的矩形区域中的管脚都应避免作为活动I/O使用。GCLK 管脚应作为输入管脚。.
  • Bank 0:
    • 行:A到K
    • 列:11到15
  • Bank 2:
    • Bank中所能使用的I/O,和它的电平标准密切相关。下面分明从3.3V和2.5V及以下的电平标准来叙述。
    • 列:12到16
此外,使用下表中提供的权重系数来计算可以使用的最大I/O数目。将所使用的每种类型的I/O数目乘以相应的权重系数,再把三种类型I/O所得的乘积相加,所得结果不能超过80。否则就会影响临近的GTP的性能。下表中的权重系数,仅与I/O的类型和驱动强度有关;与I/O的电平无关。

LX100T-FG(G)676的I/O权重系数:

Bank0: 乘积和不得超过 = 80
I/O类型 权重
单端输出,驱动力>4mA 4
单端输出,驱动力=4mA 2.7
单端输入 ,驱动力>4mA 2
单端输出,驱动力=4mA 1.3
差分输出 1
差分输入 0


Bank2: 乘积和不得超过 60
I/O类型 权重
单端输出,驱动力>4mA 4
单端输出,驱动力=4mA 2.4
单端输入 ,驱动力>4mA 2
单端输出,驱动力=4mA 1.2
差分输出 1
差分输入 0


为达到最佳性能的一些额外建议 FG(G)676 packages:
  • 尽量先使用bank中靠外侧的管脚,后使用内测的管脚
  • 尽可能使用驱动强度小,转换速度慢的电平标准
  • GTP尽量使用本GTP输入参考时钟,避免使用从临近GTP_DUAL引入的参考时钟

FG(G)900:

为避免影响GTP收发器的性能,该封装的某些管脚不能作为活动I/O使用。 下面描述的矩形区域中的管脚都应避免作为活动I/O使用。GCLK 管脚应作为输入管脚。.
  • Bank 0:
    • 避免使用E16管脚
  • Bank 2:
    • 列16,列17

可使用的I/O数目/类型和三个因素有关:I/O的驱动强度,输入/输出,单端/差分。对于该封装来说,加权和用于决定可使用的I/O最大数目。下表中的权重系数,仅与I/O的类型和驱动强度有关;与I/O的电平无关。

每种类型的总数需要符合下面的值:

FGI/O权重(G)900 Packages:

Bank0: 加权和不得超过80
I/O类型 权重
单端输出,驱动力>4mA 4
单端输出,驱动力=4mA 3.2
单端输入 ,驱动力>4mA 2
单端输出,驱动力=4mA 1.6
差分输出 1
差分输入 0


Bank2: 最大 = 60
I/O类型 权重
单端输出,驱动力>4mA 4
单端输出,驱动力=4mA 2
单端输入 ,驱动力>4mA 2
单端输出,驱动力=4mA 1
差分输出 1
差分输入 0

注:
  • 封装FG(G)900对于3.3V电平标准的I/O无特别限制
  • 6mA Quiet的I/O可按照弱输出的权重系数来计算



当 4 个存储控制器都处于使用状态,150T FG(G)900 的特殊形式

当满足3个条件,即可使用以下指南:

1) 4 个存储控制器都处于使用状态,以及两侧的bank (bank1,3,4,5) 对所有存储管脚使用 SSTL15_II UNTUNED_50 ,对所有其他 IO 使用 CMOS15 4mA Fast 。

2) ''每个GTPA1_DUAL 是使用本地参考时钟(参考时钟之间没有对偶共享)。''

3) 0或2的I / O banks的限制為2.5V LVTTL / LVCMOS6 mA Quiet或3.3V的LVTTL / LVCMOS任何转换率和一个由8或6 mA驱动强度

Bank

IO的最大数值

3.3V IO

2.5V IO

Bank 0

35

45

Bank 2

25

40

为达到最佳性能的一些额外建议 FG(G)900:

  • 尽量先使用bank中靠外侧的管脚,后使用内测的管脚
  • 尽可能使用驱动强度小,转换速度慢的电平标准
  • 尽量不使用MGT101和MGT245,GTPA1_X0Y1和GTPA1_X0Y0
  • GTP尽量使用本GTP输入参考时钟,避免使用从临近GTP_DUAL引入的参考时钟

其他 Spartan-6 的封装类型 CSG324 和 CSG484:

  • 在bank0和bank2中使用不超过20个I/O管脚(当使用GTP时)
  • 20个使用管脚不包含输出为常0和常1的管脚,以及LVDS I/O
  • 避免在bank0和bank2中使用高驱动强度的电平
  • 对于位于两侧的bank/GCLK管脚无额外限制。请参阅 Spartan-6 FPGA 数据表(DS162) 给 SSO 规则:
    http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf

注:

当评估I/O的权重系数时,双向I/O应按照输出管脚来对待

链接问答记录

相关答复记录

AR# 35237
日期 11/14/2013
状态 Active
Type 设计咨询
器件
的页面