UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 43482

7 系列收发器 - 基于配置的的重置需求

描述

在 7 系列 FPGA GTX/GTH/GTP 收发器中,GTTXRESET 和 GTRXRESET 在配置时应默认为低电平,在配置完成后过一段时间再设置为高电平。

解决方案

配置时,必须以顺序模式启动 GTTXRESET 和 GTRXRESET,也就是说 RESETOVRD=1'b0 而GTRESETSEL=1'b0。

如果 RESETOVRD 和 GTRESETSEL 已经默认为以上值,则 GT 复位:GTTXRESET 和 GTRXRESET 直到配置完成至少500 纳秒之后才能进行断言。要保持时序与7 系列 FPGA GTS 收发器用户指南中的图 2-12 相一致,最好延迟 CPLLRESET 和 QPLLRESET。



如果 RESETOVRD 和 GTXRESETSEL 默认为以上值,则必须采取以下措施:
  1. GSR 取消断言后至少等待 500 纳秒。
  2. 将 RESETOVRD 和 GTRESETSEL 设置为 0。
  3. 再等待 300 到 500 纳秒。
  4. 断言复位。

链接问答记录

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
41613 7 Series FPGAs GTX/GTH Transceivers - Known Issues and Answer Record List N/A N/A
AR# 43482
日期 12/02/2013
状态 Active
Type 综合文章
器件
的页面