UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 44019

MIG 7 系列 v1.2 DDR3 - SIM_BYPASS_INIT_CAL = "OFF" 仅支持硬件,且无法实现行为仿真

描述


问题版本:v1.2
问题修订版本和其它已知问题,请见:(Xilinx 答复 45195)

当在 sim_tb_top 设置 SIM_BYPASS_INIT_CAL = "OFF" 时,系统会多次运行读取调平,并应用平均值。这会超出仿真的实际限制,因此建议仅在硬件中使用。

解决方案


在 sim_tb_top 中设置 SIM_BYPASS_INIT_CAL = "OFF",并在 phy_top 中设置SIM_CAL_OPTION = "FAST",会指定硬件行为仿真,但不进行读取调平迭代。"FAST" 参数仅针对行为仿真,对实施和硬件无效。

此问题将在后续的7 系列 FPGA 存储器接口解决方案用户指南 (UG586) 中加以说明
http://china.xilinx.com/support/documentation/ip_documentation/ug586_7Series_MIS.pdf

修订历史
08/15/2012 - "FAST_WIN_TOP" 改为 "FAST" 以匹配 UG586
09/09/2011 – 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
41227 MIG 7 Series v1.2 - Release Notes and Known Issues for ISE Design Suite 13.2 N/A N/A

相关答复记录

AR# 44019
日期 08/16/2012
状态 Active
Type 已知问题
器件
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
的页面