AR# 46487

MIG 7 系列 v1.4 DDR3 - 2:1 模式对 400 MHz 以下的频率禁用

描述

MIG 7 系列 v1.4 在频率范围设为以下(对应于器件速度级别)时只允许“PHY 到控制器时钟比率”选项设为 2:1:

-1 400 MHz
-2 400-533 MHz
-3 400-533 MHz

这是不正确的。

频率低于 400 MHz 时用户应该能够选择 2:1 模式。

解决方案

这个问题将在 ISE 14.1 版本中得到解决,不过您可手动设置顶层参数“nCK_PER_CLK”来解决这个问题,前提是满足以上频率限制。

Workaround:

在 4:1 模式中生成您需要的设计。 

随后打开顶层 example_top.v 或 <user_design>.v 并修改以下参数:

CK_PER_CLK = 2

这会将存储器控制器时钟与 DRAM 时钟的比率从 4 变为 2。

AR# 46487
日期 08/14/2014
状态 Active
Type 综合文章
器件
IP