AR# 46749

Spartan-6 FPGA 设计助手 - 时钟向导相关信息

描述

时钟向导将指导您了解随 PLL 和 DCM 一起提供的各种功能和属性。如果您计划使用 PLL 或 DCM,则建议您在设计中使用时钟向导。此答复记录包含有关如何访问时钟向导的信息,以及可帮助您了解如何使用该向导的所有文档。

注:本答复记录是 Xilinx Spartan-6 FPGA 解决方案中心(Xilinx 答复 44744)的一部分。Xilinx Spartan-6 FPGA解决方案中心可解决所有与 Spartan-6 相关的问题。无论您是要使用 Spartan-6 FPGA 进行新设计还是要解决问题,请使用 Spartan-6 FPGA 解决方案中心来指导您获取相应的信息。

解决方案

从何处访问时钟向导

时钟向导可通过 CORE Generator 软件来访问。在 CORE Generator 中,时钟向导可通过查看 FPGA 特性和 Design 文件夹找到,也可以通过在“搜索”字段中键入“时钟向导”找到。该向导包含在 Clocking 文件夹中。

如果您要查找有关如何使用该向导的详细信息,敬请参考LogiCORE IP 时钟向导数据手册 (DS709):
http://china.xilinx.com/support/documentation/ip_documentation/clk_wiz_ds709.pdf

如欲了解有关 DCM 和 PLL 的特性及用法的更多详情,敬请参考 Spartan-6 时钟资源用户指南的“时钟管理技术”部分(UG382):
http://china.xilinx.com/support/documentation/user_guides/ug382.pdf

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
44744 Spartan-6 FPGA Solution Center N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
46744 Spartan-6 FPGA Design Assistant - Designing clocking structures in Spartan-6 FPGAs N/A N/A
AR# 46749
日期 12/15/2012
状态 Active
Type 综合文章
器件