AR# 50234

Virtex-6 FPGA 集成 PCIe 块封装程序 – 调试与包分析指南

描述

此答复记录提供针对 Virtex-6 FPGA 集成 PCIe Block Wrapper的调试与包分析指南,其采用可下载的 PDF 格式,以提高可用性。Answer Records are Web-based content that are frequently updated as new information becomes available. 访问此答复记录,以获取最新的 PDF 版本。

解决方案

请下载Virtex-6 集成 PCIe Block Wrapper – 调试与数据包分析指南,其是本答复记录的 PDF 附件;文件名为: "Xilinx_Answer_50234_V6_PCIe_Debugging_Packet_Signal_Analysis.pdf".

此文档采用 ChipScope 分析器介绍 Virtex-6 FPGA 中集成 PCIe Block Wrapper相关问题的调试技术。在调试 PCIe 问题时您应当十分了解设计中不同接口的包流。您应当能够通过分析数据包的包头确定在这些接口中可以看到哪种包。此文档详细说明在IP核中追踪不同接口的包。讨论了一些方法可以帮助在 ChipScope 分析器中如何选择触发信号以及如何设置用于在不同接口采集包的正确触发条件。

此文档的主要目的是帮助您通过了解IP核底层细节完成对设计的调试。此文档可以帮助您解决与链路训练及 PCIe通讯包相关的问题。提供的 ChipScope 分析器截屏能够说明如何分析包与信号。

附件

文件名 文件大小 File Type
Xilinx_Answer_50234_V6_PCIe_Debugging_Packet_Signal_Analysis.pdf 1 MB PDF
AR# 50234
日期 03/02/2013
状态 Active
Type 综合文章
IP