UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51456

有关 Artix-7 FPGA 设计咨询的主要答复记录

Description

设计咨询针对当前设计过程中出现的重要问题而创建,经筛选后统计在 Xilinx 提示通知系统中。

此设计咨询包含 Artix-7 器件 及影响 Artix-7 FPGA 设计的相关问题。

 

解决方案

2016 年 10月 31 日 发布的设计咨询提醒:

(Xilinx 答复 68006) Xilinx 设计工具(Vivado、SDAccel、SDSoC)2016.1 和 2016.2 write_bitstream 的设计咨询 — 多线程可能会导致配置存储器单元设置不正确

 

2016 年 3 月 28 日发布的设计咨询提醒:

 

(Xilinx 答复 66173) 面向 Vivado 2015.4 的设计咨询 — Vivado Timing WNS Alert – BUFR 到 BUFG 的时钟路径上缺失时序弧,导致保持违规


2014 年 11 月 10 日发布的设计咨询提醒:

 
(Xilinx 答复 62631) 面向 Vivado 2014.3 的设计咨询 – 针对 7 系列和 Ultrascale FPGA 的编程 eFUSE 寄存器操作失败

 

 

2014 年 6 月 16 日发布的设计咨询提醒:

(Xilinx 答复 59294) 设计咨询 GT 向导 – CPLL 在 7 系列收发器上电时产生功率尖峰

2014 年 5 月 26 日发布的设计咨询提醒:

(Xilinx 答复 60356) 7 系列FPGA 收发器向导 v3.2 或之前版本的设计咨询 - 所需 XDC 约束更新
(Xilinx 答复 60489) 7 系列FPGA 收发器向导 v3.2 或之前版本的设计咨询: GTH/GTP Production RX 重置序列停滞

 

2014 年 4 月 21 日发布的设计咨询提醒:

(Xilinx Answer 51369) 更新有关 Artix-7 FPGA GTP 收发器的设计咨询,包括基于协议特性描述对 SATA 进行 RXCDR_CFG 设置


2014 年 1 月 27 日发布的设计咨询提醒:

(Xilinx 答复 58162) Artix-7 FPGA 焊线封装器件的设计咨询 - 当使用 GTP 收发器时的 SelectIO 禁止引脚列表


2013 年 9 月 16 日发布的设计咨询提醒

(Xilinx 答复 57193) 面向 Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询:7 系列器件的热阻值(θ-JA、θ-JB 和 θ-JC)已用更加准确的值加以更新,其中许多有显著的改变。

2013 年 8 月 26 日发布的设计咨询提醒:

(Xilinx 答复 57045) Artix-7/Kintex-7 设计建议 — 在 CFGBVS 设置为 Bank 0 的 VCCO 时,Bank 14 和 15 的配置电压限制为 3.3V 或 2.5V。

2013 年 8 月 19 日发布的设计咨询提醒:

(Xilinx 答复 55009) 更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 5 月 20 日发布的设计咨询提醒:

(Xilinx 答复 55009) 更新有关 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询 - TX 同步控制器在缓冲旁路模式中相位调整的变更,包含 IP 答复记录的链接

2013 年 5 月 13 日发布的设计咨询提醒:

(Xilinx 答复 55366) 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询-收发器向导设置非最佳的 RX 端接使用模式
(Xilinx 答复 55791) 面向 7 系列 FPGA 收发器向导的设计咨询:向导 v2.5 版所需的更新
(Xilinx Answer 51369) 更新有关 Artix-7 FPGA GTP 工程样品 (ES) 芯片的设计咨询,包含 ISE 14.5/Vivado 2013.1 中 有关 GT Wizard v2.5 的信息,并更新 RXLPM_OSINT_CFG 值

 

2013 年 4 月 15 日发布的设计咨询提醒:

(Xilinx Answer 51369) 更新 Artix-7 FPGA GTP 工程样品(ES) 芯片的设计咨询,包含 RX_OS_CFG 值、新增 RX 重置序列、 时钟前向时的 GTPE2_COMMON/BIAS_CFG 使用模式以及TX 同步控制器更改部分。

 

2013 年 4 月 3 日发布的设计咨询提醒:

(Xilinx 答复 55009) 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询:缓冲旁路模式下的 TX 同步控制器相位调整更改

2013 年 2 月 4 日发布的设计咨询提醒:

(Xilinx 答复 53561) 有关 Artix-7 FPGA GTH 收发器的设计咨询— 量产芯片 RX 复位顺序要求

2013 年 1 月 21 日发布的设计咨询提醒:

(Xilinx Answer 51369) 更新有关 Artix-7 FPGA GTP 工程样品 (ES) 芯片的设计咨询,包含 1/8 速、SATA SSC 的 RXCDR_CFG 设置,并新增 PMA_RSV2 至表中

2012 年 12 月 24 日发布的设计咨询提醒:

(Xilinx Answer 51369) 更新设计咨询:Artix-7 FPGA GTP 工程样品 (ES) 芯片,包含最新 BIAS_CFG 设置,新增 OOB 使用模式

2012 年 11 月 5 日发布的设计咨询提醒:

(Xilinx Answer 51369) 更新的设计咨询:Artix-7 FPGA GTP 收发器,包含通用工程样品 (ES) 芯片'

2012 年 10 月 29 日发布的设计咨询提醒

(Xilinx 答复 52193) 7 系列 BPI 多重引导设计咨询 – 当出现回退时,闪存访问总是处于 BPI 异步模式

2012 年 10 月 1 日发布的设计咨询提醒:

(Xilinx Answer 51369) Artix-7 FPGA GTP 收发器的更新设计咨询——初始工程样品 (ES) 芯片包含最新 GTP 属性值和新增缓冲旁路使用模式

2012 年 9 月 24 日发布的设计咨询提醒:

(Xilinx Answer 51369) Artix-7 FPGA GTP 收发器的更新设计咨询——初始工程样品 (ES) 芯片的属性更新、问题和解决方法,包含最新 GTP 属性值

2012 年 9 月 10 日发布的设计咨询提醒:

(Xilinx 答复 51580) 有关 14.1/14.2 时序分析 7 系列的设计咨询 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确

2012 年 8 月 27 日发布的设计咨询提醒:

(Xilinx Answer 51369) Artix-7 FPGA GTP 收发器的设计咨询——初始工程样品 (ES) 芯片的属性更新、问题和解决方法
(Xilinx 答复 51017) 有关 Artix-7 GTP 收发器加电/断电的设计咨询

修订历史:

05/26/14 新增 60356、60489
04/04/14 51369 更新
01/23/14 新增 58162
09/12/13 新增 57193
08/19/13 新增 57045
08/16/13 55009 更新
05/16/13 55009 更新
05/13/13 新增 55366 和 55791;更新 51369
04/12/13 51369 更新
04/03/13 新增 55009
01/31/13 新增 53561
01/18/13 51369 更新
12/19/12 51369 更新
11/01/12 51369 更新
10/25/12 新增 52193
09/28/12 51369 更新
09/18/12 51369 更新
09/10/12 新增 51580
08/23/12 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
53980 有关Artix-7 FPGA AC701 评估套件的设计咨询主答复记录 N/A N/A

子答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
51369 有关 Artix-7 FPGA GTP 收发器的设计咨询 - 初始/通用工程样品 (ES) 芯片的属性设置、问题和解决方法。 N/A N/A
51017 有关 Artix-7 GTP 收发器加电/断电的设计咨询 N/A N/A
51580 有关 14.1/14.2 时序分析 7 系列的答复记录 – 用于 PERIOD 约束分析的 Block Ram (BRAM) 或 FIFO 组件的时钟到达时间不正确 N/A N/A
52193 7 系列 BPI 多重引导设计咨询 – 当出现回退时,闪存访问总是处于 BPI 异步模式 N/A N/A
53561 有关 Artix-7 FPGA GTP 收发器的设计咨询:量产芯片 RX 复位顺序要求 N/A N/A
55791 面向 7 系列 FPGA 收发器向导的设计咨询:向导 v2.5 版所需的更新 N/A N/A
55366 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询:收发器向导设置非最佳的 RX 端接使用模式 N/A N/A
57045 Design Advisory for Artix-7, Kintex-7 - When CFGBVS is set to VCCO of Bank 0, then Banks 14 and 15 are limited to 3.3V or 2.5V for Configuration N/A N/A
57193 面向 Artix-7、Kintex-7、Virtex-7、Zynq-7000 封装的设计咨询:7 系列器件的热阻值(θ-JA、θ-JB 和 θ-JC)已用更加准确的值加以更新,其中许多有显著的改变。 N/A N/A
58162 Artix-7 FPGA 焊线封装器件的设计咨询 - 当使用 GTP 收发器时的 SelectIO 禁止引脚列表 N/A N/A
62631 Design Advisory for Vivado 2014.3 - Program eFUSE Registers operation failure for 7 series and UltraScale FPGAs N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
55009 面向 7 系列 FPGA GTX/GTH/GTP 收发器的设计咨询:缓冲旁路模式下的 TX 同步控制器相位调整更改 N/A N/A
AR# 51456
创建日期 08/23/2012
Last Updated 12/12/2016
状态 Active
Type 设计咨询
器件
  • Artix-7