AR# 51950

整个 PCI Express 链路中的 Tandem PCIe 第二阶段位流加载

描述

本答复记录提供一份 PDF 文档,介绍了具有 Tandem PCIe 的 PCI Express 链路中的第二阶段位流加载技术。 

相关文件也已经以 ZIP 文件形式提供。

提供用于加载第二阶段位流 Tandem PCIe 的机制适用于 7 系列 PCI Express 集成模块内核和 Virtex-7 FPGA Gen3 PCI Express 集成模块内核。

如欲了解 Tandem PCIe UltraScale 器件中整个 PCI Express 链路的位流加载以及部分重配,敬请参阅(Xilinx 答复 64761)

解决方案

请在本答复记录结尾下载“整个 PCI Express 链路中的 Tandem PCIe 第二阶段位流加载”PDF 以及相关设计文件。

文件名:

  • Xilinx_Answer_51950.pdf
  • Xilinx_Answer_51950_Files.zip

:在配置具有较大 BAR 量(例如 128MB)并启用 Tandem PCIe 的内核时,第二阶段位流编程可能会失败,驱动程序显示“位于 0 FPC 器件”。 

要解决该问题,请应用(Xilinx 答复 60606)中提供的问题修正。

修订历史:

12/18/2012 — 初始版本
08/29/2013 — 针对 Windows 环境进行了更新
09/12/2013 — 在 PDF 中增加了 Tandem 软件流程和 Tandem KC705 示例流程。
05/28/2014 — 增加了(Xilinx 答复 60606)
中报告的相关问题的信息06/30/2015 - 添加参考至 (Xilinx 答复 64761)



附件

文件名 文件大小 File Type
Xilinx_Answer_51950.pdf 546 KB PDF
Xilinx_Answer_51950_Files.zip 48 KB ZIP
AR# 51950
日期 06/30/2015
状态 Active
Type 综合文章
IP