UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55138

MIG 7 系列 RLDRAM II — 在 MIG GUI 中验证管脚时,数据屏蔽引脚分配出现了不正确的错误消息

描述

发现问题的版本: v1.9
已解决问题的版本:查看 (Xilinx 答复 45195) 和 (Xilinx 答复 54025)
 
在使用固定管脚模式或“验证引脚改变 和升级设计”模式验证定制管脚时,出现了以下错误消息:

ERROR : The port "rldii_dm[1]" is not aligned with its strobe pair  "rldii_qk_p[1]" and "rldii_qk_n[1]"Mask  component ports should be allocated either in the same bank or above or below bank.

 

 

 

解决方案

在数据屏蔽 (DM) 没有与 QK/QK# 对齐的需求时,这就是一个不正确的错误消息。

但这的确表明了其它地方的 DM 有一个管脚违规问题。 

要解决该 DM 违规问题,确保满足所有 DM 管脚需求即可。

数据屏蔽 (DM) 必须和一个与之相关的相应数据字节通道布置在一起。

对于 x18 器件而言,DM[0] 对应于 DQ[8:0],DM[1] 对应于 DQ[17:9];而对于 x36 器件而言,DM[0] 则对应于 DQ[8:0]/DQ[26:18],DM[1] 对应于 DQ[17:9]/DQ[35/27]。
 
修订历史:
04/03/2013 — 初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54025 MIG 7 Series - IP Release Notes and Known Issues for Vivado N/A N/A
AR# 55138
日期 03/20/2017
状态 Active
Type 已知问题
器件
IP
的页面