UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55536

面向 MIG 7 系列 LPDDR2 的设计咨询 - 当使用“验证引脚更改和更新设计”或“固定管脚”流程时,MIG 允许执行错误的 CK/CK# 对放置

描述

问题版本: MIG 7 系列 v1.9
解决问题的版本: 参见 (Xilinx 答复 54025)

7 系列 FPGA 存储接口解决方案用户指南 (UG586) 正确描述以下 LPDDR2 设计需求:

  • CK 必须连接到某控制字节组中的一个 DQSCC 对。

当使用“新建设计 (New Design)” 流程生成 MIG 7 系列 LPDDR2 接口时,在管脚生成过程中会正确符合该设计要求。然而,如果违反这一要求的管脚被上载到“验证引脚更改和更新设计”或“固定管脚”中的任何一个,该工具就会错误地允许将 CK/CK# 对分配到非 DQSCCIO 对上并生成一个设计。

解决方案

所有由“验证引脚更改和更新设计 (Verify Pin Change and Update Design)”或“固定管脚 (Fixed Pin-Out)”流程生成的 MIG 7 系列 LPDDR2 设计都必须手动验证 CK 信号是否已被放置在 DQSCCIO 对。从 MIG 7 系列 v2.0 开始,该工具将包含 DRC 校验,而且不会允许生成带有管脚违规的设计。

修订历史记录
04/15/13——初始版本

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
54025 MIG 7 Series - IP Release Notes and Known Issues for Vivado N/A N/A
AR# 55536
日期 05/24/2013
状态 Active
Type 设计咨询
器件
IP
的页面