AR# 64838

UltraScale FPGA 收发器向导的设计咨询:Vivado 2015.2 中的 GTH 生产更新

描述

本设计咨询涵盖对 Vivado 2015.2 中 UltraScale GTH 生产器件的 UltraScale FPGA  收发器向导进行的更新。  

解决方案

更新 1:2014.4.1 和 2015.1 中的 CPLL 复位序列

说明:CPLLPD 可用于在 UltraScale 收发器中复位 CPLL。

在 Vivado 2014.4.1 和 2015.1 中,向导复位序列生成的 CPLLPD 脉冲持续时间太短,这可能导致 CPLL 未被复位。

这在 Vivado 2015.2 的 UltraScale 收发器向导及收发器源 IP 中得到了修复。

此外,该需求也会归档在 UltraScale 架构 GTH 收发器用户指南 (UG576) v1.2 和 UltraScale 架构 GTY 收发器用户指南 (UG578) v1.1.

http://www.xilinx.com/support/documentation/user_guides/ug576-ultrascale-gth-transceivers.pdf
影响:使用以下器件的客户需要更新至 2015.2 向导/IP:

  1. 受影响的器件:Kintex UltraScale 生产器件中的 GTH、Virtex UltraScale ES2 器件中的 GTH、Virtex UltraScale ES1 和 ES2 器件中的 GTY
  2. 受影响的 IP:2014.4.1 向导、2015.1 向导以及下列所有 IP

  • Aurora 8B/10B
  • Aurora 64B/66B
  • CPRI
  • DisplayPort
  • 千兆位级以太网
  • GT 向导
  • JESD204B
  • PCIe
  • QSGMII
  • SRIO Gen2
 
使用以下器件的客户不会受影响:

Kintex UltraScale ES1 和 ES2 器件中的 GTH 以及 Virtex UltraScale ES1 器件中的 GTH 不受影响,因为它们使用 CPLL 校准模块。



更新 2:QPLL 温度裕量

说明:已经对 Vivado 2015.2 中的向导进行了更新,以提高 QPLL 温度裕量。

例如,在 0C 时复位 QPLL,在 100C 时工作。

影响:这将影响下列使用 GTH 或 GTY QPLL0 或 QPLL1 的 GT 向导和源 IP。

使用 GTH 或 GTY QPLL0 或 QPLL1 的任何新设计都应使用 2015.2 中的向导/IP。

建议需要增强型温度裕量的客户更新至 Vivado 2015.2 向导/IP。

  • 10G Ethernet PCS/PMA
  • AXI 10G Ethernet
  • 3G/HD-SDI
  • Aurora 64B/66B
  • CMAC
  • CPRI
  • Interlaken
  • RXAUI
  • XAUI



更新 3:QPLL_FBDIV 大于等于 80 时 QPLL 属性会改变

说明:已对 Vivado 2015.2 中的向导进行了更新,可为 QPLL_FBDIV 大于等于 80 的各种配置提高 QPLL 输出抖动性能。

影响:这会影响下列 GT 向导及源 IP,它们在其中 GTHE3_COMMON 中的 QPLL0_FBDIV 或 QPLL1_FBDIV 设置为 80 或更大值的配置中使用了 Kintex/Virtex UltraScale 器件中的 GTH QPLL0 或 QPLL1。

该配置中的任何新设计都应使用 Vivado 2015.2 中的向导/IP。

现有设计无需进行这样的更改。

  • 10G 以太网 PCS/PMA
  • AXI 10G Ethernet
  • 3G/HD-SDI
  • Aurora 64B/66B
  • CMAC
  • CPRI
  • Interlaken
  • RXAUI
  • XAUI

Revision History:

08/11/2015 - 新增 Virtex UltraScale 至 Update #3

07/30/2015 - 添加 UG578 至更新 #1

07/06/2015——初始版本

链接问答记录

相关答复记录

AR# 64838
日期 08/12/2015
状态 Active
Type 设计咨询
器件