UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 68575

在 Phase 4.1 Post 提交优化时,输入 place_design 命令后,Vivado 2016.4 挂起/崩溃

描述

在 Vivado 2016.4 中,在实现过程中运行 place_design 后,Vivado 无期限挂起或崩溃:

Phase 4.1 Post Commit Optimization
INFO: [Timing 38-35] Done setting XDC timing constraints.

在 Vivado 2016.3 之前,一直没有这个问题。

注意:只有 Windows 操作系统才会出现这个问题。

解决方案

此问题已在 Vivado 2017.1 版本中得到解决。

在 IS_LOC_FIXED 属性设置为 TRUE 时,就会出现该问题。

作为一个解决方案,运行 opt_design 后,使用以下命令可避免该问题:

set_property is_loc_fixed false [get_ports -filter { IS_LOC_FIXED == "TRUE" } ]

但 Bitgen 的 DRC 要求 IS_LOC_FIXED 属性设置为 TRUE。 

因此,您需要在使用以下命令后再读取约束文件,以便在运行 place_design 后恢复 IS_LOC_FIXED TRUE 属性:

read_xdc <IO_Constraints_filename>.xdc

然后运行 route_design 继续进行 bitstream 生成。

AR# 68575
日期 01/24/2017
状态 Active
Type 综合文章
器件
Tools
的页面