UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71746

Zynq UltraScale+ RFSoC: RF 分析仪的已知问题和限制

描述

2019.1 版 RF 分析仪有一些需要注意的已知问题和限制:

  • 有捕获及回放量的限制。
  • 架构数据位宽注意事项。
  • 支持多频带。

本答复记录概述了这些问题,并提出了一些解决方法。

解决方案

有捕获及回放量的限制:

在实际模式下,采样数仅限于 16384 个;在 I/Q 模式下,就 ADC 4Gsps 而言,采样数仅限于 16384 个;而对于 DAC 和 2Gsps ADC 而言,在 I/Q 模式下,采样数仅限于 8192 个。

更多的样本量及进行选择的功能预计将在未来版本中提供。


不支持校准冻结

在 RF 分析仪 GUI 中,没有冻结校准的选项。

未来版本将增加对此的支持。


架构数据位宽

支持 1、2、4、8 和 16 的架构宽度,其它都可使用,但不能改变抽取/插值/实数/复数。


支持多频带:

如果 IP 采用多频带配置,则不支持多频带。

潜在的解决方法:

可通过预先构建的位流使用多频带。

AR# 71746
日期 05/29/2019
状态 Active
Type 综合文章
器件
  • Zynq UltraScale+ RFSoC
Tools
  • Vivado Design Suite - 2018.3
IP
  • Zynq UltraScale Plus RF Data Converter IP
的页面