AR# 71952

面向 Zynq UltraScale + MPSoC / RFSoC 的设计咨询:在 PS_POR_B 置位后,PMU GPO1[2] (MIO34) 上可能会出现毛刺

描述

如果在 Vivado 中将 MIO34 配置为 PMU GPO1[2],那么当 PS_POR_B 处于低位有效时,该行上可能出现毛刺。

默认情况下,PMUFW 会主动将 GPO1[2] (MIO34) 驱动至高位,而 PS_POR_B 置位会暂时将 GPO1[2] 驱动至低位,然后将 MIO34 更改为三态。

 

解决方案

受影响的器件:

Zynq UltraScale+ MPSoC/RFSoC

建议:

客户应使用下列方法来评估此毛刺的潜在影响。

受影响的配置:

  • 在 Vivado 中,MIO34 是否配置为 PMU GPO1[2]?
    • 如果答案为“否”,则无任何风险
  • 板上 MIO34 是否连接至对毛刺敏感的电路?
    • 如果答案为“否”,则无任何风险
  • 当前 MIO34 函数会触发特定电路板响应。此响应是否与 PS_POR_B 处于有效状态的时间相关?
    • 如果答案为“否”,则无任何风险
  • 测量 MIO34 毛刺电压。其值是否低于 DS925 的“PS MIO 输出电平”中所述 Voh(最小值)?
    • 如果答案为“否”,则无任何风险

如果以上问题的答案全部为“是”,那么赛灵思建议遵循以下所述解决方案更改 PMUFW 行为。

解决方案:

从 2019.1 版起,可通过更改 PMUFW 的行为,以使其能以类似开漏输出的方式来使用 MIO34,并通过上拉来实现默认高位信号。

在此情况下,仅当 MIO34 需处于低位时,PMUFW 才会启用 GPO1[2] 并将其驱动至低位。

此行为是通过在 xpfw_config.h 中将 CONNECT_PMU_GPO_2_VAL 宏强制设为等于 0 来实现的。

重要注意事项

可采用内部上拉或外部上拉方式来保证默认高位信号。

 由于开漏无效后的上升时间是上拉强度对比负载的函数,用户应判定内部上拉是否足以解决问题,或者需要执行外部上拉。

AR# 71952
日期 04/26/2019
状态 活跃
Type 设计咨询
器件
Tools