Xilinx Virtex UltraScale FPGA VCU110 开发套件

  • 价格: $15,995
  • 产品编号: DK-U1-VCU110-G
  • 交付周期: 2 weeks
  • 器件支持:
简介

产品描述

Virtex® UltraScale™ FPGA VCU110 开发套件是评估 Virtex UltraScale 器件所提供前所未有高性能、高系统集成度以及高带宽的完美开发环境。

套件为需要大量数据吞吐(如 400+ Gbps 系统和 28 Gbps 背板应用)的开发系统提供了理想平台。


主要性能和优势

  • 4 CPF4 光纤接口
  • 28 Gbps 背板接口
  • 20 GTY Interlaken 接口
  • 2 FMC HPC 接口
  • 2GB HMC 内存
  • 1Gb RLDRAM 3 内存
  • 144-Mbit QDR II+ SRAM
  • Dual 512MB Quad-SPI 闪存144-Mbit QDR II+ SRAM

特色 Xilinx 器件

符合 ROHS 的 VCU110 套件,包括 XCVU190-2FFVA2104E FPGA

系统逻辑单元 (K) 2,350
DSP Slice 1,800
内存 (Mb) 132.9
GTH 16.3 Gb/s 收发器 60
GTY 30.5 Gb/s 收发器 60
I/0 引脚 702
virtex-ultrascale-bk-chip
硬件

电路板特性

包含 VCU110 开发板

dk-u1-vcu110-es-g-board

配置

  • 板上 JTAG 配置电路通过 USB 实现配置
  • JTAG 头与 Xilinx 下载电缆一起使用,如平台电缆 USB II
  • 1 Gb Quad-SPI 闪存

存储器

  • 2 GB Hybrid Memory Cube (HMC) 串行内存 (32 GTHs)
  • 144 Mb QDRII+ 元件内存接口
  • 1152 Mb RLD3 元件内存接口
  • MicroSD 卡槽

时钟技术

  • SI5335A 4 通道时钟生成器
  • Si570 IIC 可编程 LVDS 时钟生成器
  • 多个 SI5328C 时钟乘法器与抖动衰减器
  • BullsEye 电缆和离散 SMA 连接器的用户时钟输入

显示

  • 用户与状态 LED

通信与网络

  • Quad 100G CFP4 接口 (16 GTY)
  • Tyco 背板连接器 (8 GTYs)
  • 20 信道 Interlaken 连接器 (20 GTYs)
  • PCI Express Gen3 x4 电缆连接器 (4 GTH)
  • 双 BullsEye 连接器衬垫 (8 GTY)
  • 双路 USB 至 UART 桥接器,包含 micro-USB 连接器 10/100/1000 Mbps Ethernet (RGMII)

扩展连接器

  • FMC HPC0 连接器 (8 GTH)
  • FMC HPC1 连接器 (8 GTH)
  • PMOD (2x6 0.1" Header)

功耗

  • AC 电源适配器 (12V)

模拟

  • 用于电压电流监控的 PMBus 连接器(通过最大功耗控制器和 GUI)

控制 & I/O

  • 个用户按钮开关 (x5)
  • 用户 DIP 开关 (4-位)

特色 Xilinx 器件

符合 ROHS 的 VCU110 套件,包括 XCVU190-2FFVA2104E FPGA

系统逻辑单元 (K) 2,350
DSP Slice 1,800
内存 (Mb) 132.9
GTH 16.3 Gb/s 收发器 60
GTY 30.5 Gb/s 收发器 60
I/0 引脚 702
virtex-ultrascale-bk-chip

内含物件

VCU110 开发板

包含 Virtex UltraScale XCVU1902FLGA2104E FPGA

访问一整套 Vivado® Design Suite: Design Edition

XCVU190 专用器件

CFP4 电气回路模块

FMC 回路电路板

Interlaken 电缆和回路电路板

背板回路电路板

BullsEye 电缆和适配器

以太网电缆

Mini 线缆

Micro USB 电缆

功耗适配器

电源线


重要合作伙伴

maxim-integrated
技术文档

Filter Documentation

步骤 1:开发板修订

步骤 2 :工具修订

步骤 3: 显示文档

点击更新搜索结果表
工具 & IP

设计工具

名称 说明 许可证类型
Vivado Design Suite Design Edition Xilinx Vivado® Design Suite 是一款以 IP 核及系统为中心的设计环境,这一全新构建的环境具有革新意义,能够显著加速 FPGA 和 SoC 系列器件的设计效率。 Virtex UltraScale VU190 FPGA 节点锁定 & 器件锁定,包含 1 年更新及技术支持

IP 核

名称 描述 许可证类型
存储接口生成器 (MIG) 存储器接口发生器 (MIG) 是一款用于为赛灵思 FPGA 生成存储器控制器和接口的免费软件工具。 免费 IP

其他工具、IP 和资源

名称 产品类别 项目 描述
开源 软件工具 TeraTerm 众多终端仿真器之一,用于实现PC与评估套件的串行连接。
培训 & 支持
Filter Results
Default Default 标题 日期
视频